

국제전기(주) 부설연구소
연구원 박철훈

DSP(Digital Signal Processor)의 개념(上)

DSP는 신호처리용으로 만들어진 IC이다. 예전에는 아날로그 신호는 아날로그 회로에서만 처리되어 왔지만, '80년대 초반부터는 디지털 신호처리 이론과 더불어 발전하면서 아날로그 신호를 디지털 신호로 변환하는 연구가 지속적으로 되어 왔다. 그러나 그 당시에는 속도가 느렸기 때문에 처리가 어려운 상태이었다. 차츰 기술이 발전하면서 프로그램 버스과 데이터 버스를 독립하여 사용하면서부터 유연성과 처리속도가 조금씩 빠르게 동작하기 시작하였다. 이들의 이론에서는 승산과 누적가산을 빈번하게 사용하기 때문에 이들의 처리를 실현하기 위해 승산기와 가산기를 집적한 프로세스가 개발되었다. 또한 아날로그 신호를 AD 변환기를 사용하여 디지털 값으로 변환한 신호가 디지털 신호이다. 그러나 디지털 신호의 프로세싱은 아날로그 신호를 AD 변환기로 변환하는 과정부터 시작되며, 이렇게 변환된 디지털 신호는 디지털 시그널 프로세싱(DSP)이란 여러 가지의 알고리즘으로 처리되고 그 결과를 다시 DA 변환기로 변화된 출력이다. 이와 같은 것을 DSP라고 한다. 이때 하드웨어에서 승산기를 가지고 있는 것이 DSP의 특징이며, 마이크로 프로세스와의 차이 점이기도


하다. 단지 하드웨어에서의 승산기를 내장하고 있는 프로세스와 다르며, 디지털 신호 처리를 하기 위해 유효한 하드웨어 및 명령기능이 내장되어 있다. 또한 DSP에서는 디지털 신호처리에서 리얼타임을 요구하며 아날로그 신호를 처리하는 경우 AD 컨버터로 아날로그 신호를 필요한 주파수의 2배로 샘플링 한다. 따라서 샘플링 주파수가 높을수록 고속의 DSP가 필요하게 된다. 음성을 압축한 경우 동일한 음성의 주파수 대역에서는 압축률이 높은 알고리즘 경우에 고속의 DSP가 필요하다. 현재에는 아날로그나 로직등을 원칩화하여 IC의 칩수를 줄이므로써 속도 및 오류를 줄일 수 있게 되었다. DSP는 전자제품, 인버터, UPS, 모터 등에 광범위하게 사용되고 있으며, 또한 가격이 저렴하고 소비전력이 적으며, 작은 패키지로 사용하고 있다.

1. 아날로그 회로에서 디지털 회로의 전환

현재 사용중인 전기회로는 아날로그회로에서 보면, 완전하게 동일한 회로를 만들어 동일한 값을

입력하여 사용하여도 다른 값이 되는 경우도 있다. 이것은 저항, 콘덴서, IC류 등의 아날로그로 구성된 소자가 각각의 같은 특성을 가지고 있지 않기 때문에 발생하게 된다. 아날로그 회로에서는 온도 변화에 따른 사용년수에 따라서 결과치가 다르게 나타난다. 예를들면 시방서나 소자의 특성을 변경한 경우 아날로그 회로에서는 전체의 시스템을 수

정하지만 디지털 회로는 간단하게 소프트웨어만 변경하여 사용할 수 있다. 또한 디지털 회로에서는 메모리 값을 써 넣으므로써 환경에 따라 알고리즘의 파라미터를 리얼타임으로 변경할 수 있다. 기본적으로는 자연의 신호가 아날로그 데이터이므로 먼저 아날로그 데이터를 AD 컨버터에서 아날로그로 변환한다.



(그림 1) 디지털 회로의 시스템 블록도

2. A/D 컨버터의 개념

A/D 컨버터에서는 아날로그 데이터의 크기를 일정 간격마다 추출하고, 하나의 데이터마다 정해진 비트수의 디지털 값으로 변환하고 있다. 이 추출하는 간격을 샘플링간격, 그 주파수를 샘플링 주파수 또는 Nyquist rate라고 부르고 있다.

샘플링 정리란 샘플링 정리입력신호를 정확하게 처리할 수 있도록 샘플링을 하기 위해서는 입력신호에 포함되는 최고 주파수 성분의 2배 이상으로 샘플링하지 않으면 안된다. 그러나 디지털 신호처리에서는 대부분 처음에 연속신호에서 샘플링 간격 T 로 표준화하여 이산적 신호를 만든다. 이때 중요한 사항은 T 를 결정하는 방법이다. T 가 크면 연속신호의 미세한 시간변동, 즉 주파수가 높은 성분이 이산적 신호가 나타나지 않는다. 이때 연속신

호에 포함되는 최고의 주파수 성분에 주목해 보면 그 주파수가 높으면 높을수록 T 를 작게 할 필요가 있다는 것을 직감적으로 알 수 있으리라 생각한다. 이 T 의 값을 이론적으로 부여하는 것이 샘플링 정리 또는 표본화 정리이다.

연속신호가 주파수 f_0 이상의 성분을 갖지 않는 경우에 연속신호의 모든 주파수 성분에 대한 정보를 유지한 채로 이것을 샘플링하여 이산적 신호를 만들기 위해서는,

$T \leq 1/2 f_0$ 로 되는 간격 T 로 샘플링하지 않으면 안된다.

샘플링 간격 T 의 역수, 즉 $1/T$ 를 샘플링 주파수라 한다. 샘플링 주파수를 f_s 는 $f_s \geq 2f_0$ 이다.

그러나 이 정리를 만족할 수 없는 경우, 즉 샘플링 주파수의 파는 샘플링 주파수보다 작은 파로 잘못 샘플링된다. 이것을 에이리어싱(Aliasing)이

발생하는 것이라고 부른다. 그래서 그렇게 되지 않도록 로패스 필터를 사용하여 주파수를 제한하고 나서 샘플링을 하고 있다.

3. 디지털 신호처리

디지털 신호처리에서 다루는 신호에는 화상과 같은 2차원 공간신호 등도 있지만, 이해하기 쉽고, 설명을 간단히 하기 위해 라디오 방송의 신호와 같이 1차원으로 시간에 따라 변동하는, 즉 시간신호로 한정하여 생각하기로 한다.

그러나 1차원에서의 신호처리를 이해한다면 이것을 2차원 이상으로 확장하는 것은 간단하며, 시간신호라는 것도 본질적인 것이 아니기 때문에 공간 이외의 신호라도 쉽게 알 수 있다.

디지털 신호처리를 실현하기 위해서는 처리를 위한 전용 장치를 사용하는 방법을 생각할 수 있다. 디지털 신호처리를 하드웨어로 하는 경우는 고속처리가 가능하지만, 아주 복잡한 처리는 대응할 수 없다. 반대로 소프트웨어로 하는 경우에는 상당히 복잡한 처리도 간단히 실행할 수 있지만, 실행의 속도는 느려진다. 그러나 최근 LSI 기술의 발전으로 실시간 디지털 신호처리의 스토어 프로그램형 프로세서(디지털 시그널 프로세서 : DSP)가 등장했다. 그 때문에 현재는 소프트웨어로 처리하는 경우에도 상당히 빠른 속도로 실행할 수 있게 되었다. 금후 디지털 신호처리는 DSP를 사용하는 방법이 주류가 될 것임에 틀림없다.

4. D/A 컨버터 개념

D/A 컨버터에서는 먼저 디지털 데이터에 비례한 아날로그 데이터의 크기를 샘플링 시간으로 출

력하고, 이것을 반복한다. 로패스 필터를 통하여 출력한 아날로그 데이터에서 고주파 성분을 제거, 즉 스무싱(Smoothing)을 한다. 그리하면 유연한 아날로그 데이터를 출력할 수 있다. 또한 디지털 데이터에서 PWM파를 출력하는 컨버터 등도 있다.

5. DSP 특징적 기능

DSP가 출현하기 이전의 디지털 신호처리는 리얼타임성을 중시한 응용에서는 비트 슬라이스 하드웨어 승산기를 사용하는 빌딩 블록 방식을 사용하였다. 또한 개발이 쉽다는 이유로 범용 컴퓨터나 범용 마이크로프로세서가 사용되어 왔다. 이후에 DSP는 이 두가지 잇점을 융합시킨 신호처리용 프로세스를 사용하였다. DSP는 신호처리의 알고리즘을 효율적으로 하기 위해 독특한 아키텍처로 실현되고 있다.

디지털 신호처리의 특징은 디지털 필터나 고속 푸리에 변환(FFT)에서 볼 수 있듯이 적화연산을 수많이 취급할 수 있다는 것이다. 이와 같은 연산을 고속으로 실행하기 위해 DSP는 다음과 같은 기본적인 특징을 가지고 있다.

- 고속의 하드웨어 승산기를 내장한다.
- 프로세서 내에 프로그램/데이터용의 ROM, RAM을 실장기능
- 명령은 마이크로 프로그램적이며, 1명령으로 복수 처리가 가능
- 각 명령 실행시간은 고속이며, 또한 1머신 사이클로 실행
- 복수의 내부 버스를 사용하여 고속 파이프라인 제어 및 다중 오퍼레이션이 가능
- 어큐뮬레이터, ALU의 비트폭을 크게 하여 연산의 고정확도를 실현

- 아날로그 인터페이스를 위한 입출력 기능 내장

(1) 하드웨어의 승산기능

DSP는 하드웨어에서 승산기를 내장하고, 곱셈을 고속으로 실행할 수 있다는 것이다. 최근에 하드웨어 승산기를 가진 마이컴 등 DSP 이외에도 프로세서를 사용하고 있지만 대부분의 프로세서에서는 곱셈을 실행하기 위해 수 사이클씩이나 걸린다. 하지만 DSP에서는 산술논리연산(ALU) 동작을 병렬로 하면서 1사이클로 고속, 고정밀도로 실행할 수 있다. 신호처리 알고리즘에서는 곱셈이 많이 사용되고 있기 때문에 역시 DSP가 적합하다.

(2) 하버드 아키텍처의 채용에 의한 데이터 처리량의 개선

주된 DSP는 버스를 프로그램 버스와 데이터 버스의 2조로 하고, 메모리 공간과 프로그램 공간을 분할하는 하버드형 아키텍처를 채용하고 있다.

이 때문에 프로그램을 배치하면서 동시에 데이터를 액세스 할 수 있기 때문에 데이터 처리량의 효율이 좋다. 하버드형 아키텍처를 채용하고 있지 않은 DSP에서도 버스를 다수 준비함으로써 데이터 처리량의 효율을 높이고 있다. 뿐만 아니라 데이터 처리량의 효율을 높이고 CPU의 부하를 경감하기 위해 DMA(Direct Memory Access) 컨트롤러를 내장하고 있으며, DMA 전용 버스를 보유하고 있는 DSP도 있다.

(3) 명령의 고속 실행

명령을 고속으로 실행하기 위해 파이프 라인을

사용하고 있다. 파이프 라인이란 하나의 명령을 복수의 서브테스크에 분할하고, 그 서브테스크를 순번으로 하나씩 각 단계에서 실행해 가는 기구이다. 이 기구를 사용하면 각 명령을 오버랩하여 실행할 수 있기 때문에 하나의 명령을 1단계에 걸리는 시간(1사이클)으로 고속으로 처리한다.

TMS320C3x, C4x, C5x에서는 페치, 디코드, 리드, 실행의 4가지 단계로 구성된다. 페치단계에서 명령을 메모리에서 읽어내고, 디코드 단계에서 명령을 해석하며, 리드 단계에서는 명령으로 필요한 데이터를 읽어내고, 실행 단계에서 계산한 값을 써넣는 일을 한다.

(4) 특수한 명령 세트

DSP에서는 신호처리 알고리즘을 고속으로 실행하기 위해 여러 형태로 연구가 되어 있다. 예를들면, 명령에서는 적화연산 명령 등의 병렬 명령, 분기시에 손실없이 실행하는 지연 분기명령, 반복을 고효율로 하는 리피트 명령 등이 있다. 또 특수한 어드레싱 모드도 준비되어 있다.

먼저 병렬 명령이란, 두가지 처리를 1사이클로 동시에 하는 명령으로, 그 중에서 가장 중요한 방법이 적화연산 명령이다. 적화연산 명령은 곱셈과 덧셈을 동시에 하는 명령으로 신호처리의 알고리즘에 아주 유효하다. C3x의 경우에는 적화연산 이외에 곱셈과 스토어, 덧셈과 스토어 등 28 종류의 병렬 명령이 준비되어 있다. 다음에 지연 분기명령이란 파이프 라인을 사용한 DSP에서 분기 명령을 실행 했을때에 발생하는 손실을 피하여 분기하는 명령이다.

통상의 분기명령에서는 분기선이 실행 단계로 결정하기 때문에 분기명령 후부터 분기선이 결정



되기까지 폐치되어 있는 파이프 라인내의 명령은 낭비가 되고 만다. 이것을 해결한 방법으로 지연 분기명령이 있다. 지연 분기명령에서는 낭비되고 있는 파이프 라인 내의 명령을 실행하고 나서 분기하는 명령으로, 최대 3사이클 실행을 단축할 수가 있다.

기타 고효율로 반복하는 명령이 있다. 몇 회를 반복해서 실행하려는 경우, 통산 반복 부분 이외에 반복 횟수의 카운트와 조건 분기명령을 실행하지 않으면 안된다. 그래서 반복 횟수의 카운트와 조건 분기명령을 실행하지 않으면 안된다. 그래서 반복 횟수의 카운트와 조건 분기명령을 하드웨어로 하고, 반복 부분을 손실없이 실행하는 명령이 준비되어 있다. 단일 명령을 반복 실행하는 리피트 싱글 명령과 어떤 명령 블록을 반복 실행하는 리피트 블록 명령이 있다.

DSP는 DSP 특유의 어드레싱 모드를 서포트하고 있다. 풍부한 인덱스 모드를 갖고 있으며, 명령의 실행과 동시에 다음 어드레스 계산도 쉽게 할 수 있도록 되어 있다.

이 인덱스 모드 중에는 특수한 모드가 있다. 서클러 어드레싱 모드란 설정한 영역의 최후 메모리 다음의 메모리 액세스가 영역의 선두를 표시하도록, 또한 선두 메모리 이전의 메모리 액세스가 영역의 최후 메모리를 표시하도록 어드레스 계산을 하는 모드로, 높은 효율로 어드레싱하기 위해 사용된다.

메모리상에 링 버퍼를 간단히 실현할 수 있다.

(5) 시그널 프로세서

예전에는 오디오 주파수 대역 정도의 신호를 실시간으로 처리할 수 있도록 하는 디지털 필터를

실현하기 위해서는 전용의 하드웨어를 만들 필요가 있었다. 그러나 현재 고도로 발전한 LSI 기술에 의해 원칙으로 디지털 필터를 만들 수 있게 되었으며, CD(컴팩트디스크) 플레이어용의 디지털 필터와 같이 대량 생산이 가능한 제품에서는 이미 원칙의 전용 LSI가 상품화되어 있다. 이 외에 고속 처리가 필요한데, 다품종 소량 생산의 분야에서는 고속 승산기, ALU(Arithmetic Logical Unit) 디지털 필터용의 2차 순회형 빌딩 블록 등의 개별 범용 LSI를 조합하여 시스템을 구성하는 경우도 있다.

하드웨어로 디지털 필터를 실현하는 경우의 첫째 이점은 고속성이다. 한편 결점은 기능을 변경하기가 쉽지 않으므로 융통성이 부족하다는 점이다. 또 전용의 LSI를 사용하지 않는 한 하드웨어의 규모도 커진다. 기능의 변경이 필요하지 않는 경우는 원칙의 전용 LSI라도 좋지만, 다품종소량생산의 분야에서는 가격적으로 그것으로도 불가능하게 된다.

이와 같은 배경을 토대로 LSI화된 스토어드 프로그램형의 원칙 DSP(디지털 시그널 프로세서)가 등장했다. 단순히 DSP라고 하는 경우에는 이와 같은 것을 가리키는 것으로 한다.

6. DSP의 선정 방법

최근에 디지털 신호처리에 대한 관심이 높아지면서 여러 분야에서 응용되고 있다. 이것은 각종 알고리즘의 개발에 따라 다양한 애플리케이션에 적용할 수 있게 되었기 때문이다. 그리고 중요한 것은 이들 알고리즘 및 애플리케이션을 용이하고 저가격의 시스템으로 실현할 수 있게 한 디지털 시그널 프로세서(DSP)가 있기 때문이기도 하다. 이와 같이 DSP는 디지털 신호 처리에 적합한 프

로세서로 되어 있지만, 개개의 애플리케이션에 대응하기 위해 다양한 종류의 DSP가 구비되어 있다. 그러면 DSP를 선택하는 방법을 제시하고자 한다.

- 처리능력과 가격을 들 수 있다. 디지털 신호 처리는 리얼타임으로 처리할 필요가 있기 때문에 DSP는 가격이 높으므로 애플리케이션에 맞는 처리능력을 가진 DSP는 가격에 맞는 애플리케이션과 처리능력을 가진 DSP를 선택하는 편이 원가를 절감할 수 있다. 또 가격에 있어서 디바이스의 패키지에 따라서도 좌우된다.
- 다음에 연산 정밀도를 들 수 있다. DSP를 크게 분류하면 데이터를 고정소수점으로 취급하는 고정소수점 DSP와 부동소수점으로 취급하는 부동소수점 DSP로 나눌 수 있는데, 정밀도가 요구되는 곳은 부동소수점의 DSP를 선택할 필요가 있다. 또 데이터의 비트수도 중요하다.

참고로 TMS320 패밀리에서는 고정소수점 DSP는 16비트(내부에서는 최고 32비트)로 취급하고, 부동소수점 DSP는 32비트(내부에서는 최고 40비트)로 취급한다.

또한 주변장치나 내부 RAM/ROM의 크기 등도 선택 조건이 된다. 타이머나 A/D 컨버터 내장, 외부와 접속하는 시리얼 포트 내장 DSP도 있다.


데이터나 프로그램의 양이 적은 경우는 다량의 내부 ROM/RAM은 필요없다. 기타 C 컴파일러의 효율이나 디버거의 사용 편리성 등과 같은 개발 환경도 중요한 선택 조건으로 된다.

디지털 신호처리에서는 시간에 대해 비연속이며, 또한 신호의 값 자체도 비연속적이다. 그러므로 디지털 신호처리에 대해 언급하면 복잡하게 되므로 특히 언급하지 않는 한 값은 연속, 즉 양자화 되어 있지 않은 것으로 취급한다. 신호를 양자화 할 때의 비트 길이를 여유있게 사용하면 실용성면에서 큰 문제는 되지 않는다.

(1) 애플리케이션 DSP

DSP는 범용 마이크로 프로세서와는 달리 디지털 신호처리를 중심으로 취급하는 프로세서이다. 그리고 디지털 신호처리의 적용 분야는 음성, 통신, 화상, 디지털 제어 등 다분기에 걸쳐 있다. 또 각각의 분야에 있어서 특유의 알고리즘과 데이터 의존성이 있다.

이상과 같은 점에서 범용 DSP 이외에 각 분야 별로 독특한 서포트 기능을 갖는 것을 여기서는 애플리케이션 지향 DSP라 부르기로 한다.




(그림 2) 아날로그 회로

(2) 통신처리용 DSP

통신처리에 있어서 디지털 신호처리의 적용 예로 주목되는 것은 모뎀과 음성 코덱이다. 특히 DSP의 아키텍처를 결정하는데 있어서 큰 역할을 하고 있는 것이 음성 코덱(CODEC : coder-decoder)이다. 통상 디지털 통신회선에서는 PCM 데이터가 사용되며, 그 신호를 어떻게 고성능으로 압축할 것인가가 중요한 과제로 되어 있다. 이것에 사용되는 것이 음성 코덱이다. PCM 데이터를 그대로 전송한 경우에는 8비트의 8kHz 샘플링으로

전송하기 때문에 송신 레이트는 65kbps로 된다. 이것을 DSP를 사용한 음성 코덱에 의하면 32비트 kbps 또는 62kbps로 1/2~1/4 정도로 압축할 수 있다. 이것은 전화회선에서 음성 데이터 특성을 이용하며, 고도한 압축 알고리즘을 이용한다.

32kbps 정도의 압축 알고리즘에 있어서는 제1세대의 DSP로도 리얼타임으로 처리할 수 있지만, 최근에 와서 연구, 실용화되고 있는 16kbps, 8kbps 또는 4kbps 등의 고성능 압축을 실시하려고 하면 불충분하게 된다.



(그림 3) 디지털 필터의 개념

• TMS320의 분류

1982년 제 1세대의 DSP, TMS32010이 탄생했다. 이 제 1세대의 DSP, C1x 시리즈는 16비트 파이프 라인의 하버드형 아키텍처를 채용하고, 승산기를 내장하고 있다. TMS320 패밀리 중에서 가장 가격이 저렴하다. 또한 DSP는 계속적인 발전을 거쳐 오늘날 그 성능이 50MFLOPS, 275MOPS에 이르고 있다. TI의 TMS320 계열은 5세대까지 발전하였으며 정수 연산 DSP가 1, 2, 5세대를, 소수점 연산 DSP가 3, 4세대를 차지하고 있다.

C1x 시리즈를 고속화한 DSP가 제2세대의 DSP, C2x 시리즈이다. 이 시리즈는 C1x 시리즈

와 소스코드 레벨로 상위 호환성이 있으며, 3단 파이프 라인으로 고속으로 실행하며, 적화명령 MAC나 리피트 명령, 그리고 비트 리버스 어드레싱도 서포트하고 있다. 주변으로서는 부트 로더 기능, C28에서는 휴대용을 위한 저소비전력 모드도 구비되어 있다. C2x 시리즈는 HDD, 동작기기의 제어 등에 사용되고 있다. 지금까지 언급한 DSP, C1x와 C2x는 16비트의 고정소수점으로 계산되어 왔다. 이에 대해 32비트의 부동소수점으로 계산하여 정밀도를 높인 제3세대 DSP, C3x 시리즈가 등장했다. 이것은 종래의 어큐뮬레이터 베이스의 하버드 아키텍처와 달리, 4단 파이프 라인을 가진

레지스터 베이스의 아키텍처로 되어 있으며, C 언어로 개발해도 고효율로 실행할 수 있다.

또한 데이터의 처리량을 높이기 위해 4개의 버스와 듀얼 액세스 RAM을 내장하고 있다. 또 타이머, 시리얼 포트 이외에 DMA 컨트롤러가 내장되어 있으며, CPU의 연산처리를 중단하는 일없이 데이터 전송이 가능하다. C3x에서는 연산 정밀도를 필요로 하는 하이파이 오디오의 압축/신장 등과 같은 애플리케이션에서 사용되고 있다.

C3x 시리즈에 멀티프로세서 대응 가능성이 있는 제4세대 DSP, C4x 시리즈가 개발되었다. C40에서는 8비트 6포트의 쌍방향 통신포트와 6채널의 DMA 코프로세서가 있으며, 간단히 DSP를 여러개 접속하여 데이터를 전송할 수 있다. 메모리 공간도 4K 워드로 되어 3D 화상처리 등 데이터를 고속으로 또한 대량으로 취급하는 경우에 사용된다.

C2x 시리즈의 하버드형 아키텍처를 개량한 제5세대의 DSP, C5x 시리즈가 있다. C5x에서는 서클러어드레싱 모드나 지연 분기명령의 서포트, 머신 사이클의 고속화, 4단의 파이프 라인 등에 의해 C2x 보다 한층 고속으로 실행할 수 있다. 또 고정소수점의 최상의 DSP로, C1x, C2x의 소스 코드 레벨로 상위 호환이 된다. C5x는 MODEM, 셀룰러폰 등에도 사용된다.

이들 시리즈 이외에도 최신이며 복잡한 고도의 음성 압축/신장 알고리즘을 고속으로 실행할 수 있고, 또한 소비전력을 낮게 억제하는 DSP, C54x 시리즈가 있다. 이것은 퍼스널 커뮤니케이션용으로 사용되고 있다. 또 오디오용의 DSP나 멀티미디어용의 DSP(C8x 시리즈)가 있다.

최근에 가장 많이 사용되고 있는 TMS320C31에 대하여 논하고자 한다.

32비트 부동소수점 DSP인 TMS320C31은 프로그램 버스, 2조의 데이터 버스, DMA버스로 4개의 버스를 가진 아키텍처로, 프로그램 캐시를 64워드, 1K 워드의 내부 듀얼 액세스 RAM을 2개 가지고 있다. 데이터를 고효율로 전송하여 다루도록 구성되어 있다. 이에 따라 3오퍼랜드 명령도 서포트할 수 있다.

또 DMA 전용의 버스와 DMA컨트롤러를 사용함으로써 CPU 부하를 경감하고, 또한 데이터 처리량의 효율을 높일 수 있다. CPU에서는 40비트의 확장 정밀도 레지스터를 가지고 있으며, 32비트 32비트의 승산기 결과를 40비트 정밀도로 그 레지스터에 출력할 수 있다. ALU는 40비트의 입출력으로 된다. 풍부한 어드레싱의 계산은 2개의 어드레스 발생기로 실행하고 있다.

참고문헌

1. Digital Signal Processing and the Micro-controller
Dale Grover & John R. Deller
Prentice Hall 1999
2. TMS320C3x User's Guide 1, 2
Texas Instruments
3. C언어로 쉽게 쓰는 TMS320C31
박귀태, 이상락
고려대학교 전기공학과 자동제어연구실
4. 전자기술 95. 10호
5. DSP Integrated Circuits
Lars Wanhammar
ACADEMIC PRESS 1999
6. 초보자를 위한 DSP(TMS320C50)
차영배

다다미디어 1998

7. 디지털 신호처리의 기초와 DSP 응용실무
박선호
동역메카트로닉스연구소

8. Digital Signal Processing with C and
the TMS320C30

Rulph Chassaing
JOHN WILEY & SONS

고효율 절전 제품을 사용합시다.

