

論文2000-37TC-9-3

AAL2 Switch 구조 및 성능연구

(AAL2 Switch Architecture & Performance)

李定勳*, 李聖昌**, 金廷式***

(Jung-Hun Lee, Sung-Chang Lee, and Jung-Sik Kim)

요 약

데이터, 음성, 영상등에 대한 다양한 종류의 서비스들이 요구되어지면서 ATM기술은 중요한 역할을 하게 될 것이다. 그러나 기존의 AAL Type 들로는 저속의 짧은 가변길이를 Packet을 사용하는 서비스를 지원하기는 문제점이 있었다. 이러한 문제의 해결을 위해 AAL Type 2는 저속이면서 짧고 가변의 길이를 가지는 패킷들을 사용하며 지연에는 민감한 특성을 가지는 응용들을 지원하기 위해 만들어 졌다. 본 논문에서는 AAL Type 2 의 서비스를 지원하는데 있어 ATM 망에서 AAL Type 2 ATM Cell들을 Switching하기 위한 AAL 2 Switch의 구조를 제안하고 CAD 설계하였다. 제안한 AAL2 Switch는 Module화를 통하여 확장성을 가지도록 설계하였다. 또한 Computer Simulation을 통하여 성능 분석하였다.

Abstract

As a result of the continuing increase in the high capacity and high speed requirement, ATM will be important technology. But previous AAL type cant support service that is variable length, low speed. So AAL2 is the most recently standardized AAL type, which is aimed at providing for the bandwidth efficient transmission of low-rate, short, and variable length packets in delay-sensitive applications. In this paper, we propose the architecture and the behavior of scalable AAL2 switch that are far different from ATM switch. Also, the performance of the designed switch is analyzed by computer simulation.

I. 서 론

높은 대역폭과 다양한 서비스 품질의 유연한 지원을 가능케 하는 ATM 기술은 B-ISDN 구축에 있어 핵심 기술로 자리 잡고 있으며 향후에는 고속, 대용량, 멀티 미디어 실시간 응용의 필요성이 급증할 것으로 예상되는바 ATM 기술이 매우 중요한 역할을 할 것임에는 이문의 여지가 없다. ATM기술이 단시간 내에 기존의

서비스를 완전히 대체한다고 단정할 수 없지만 국부적인 ATM망의 도입은 가속화 되고 있다. ATM 기술은 망 자원의 이용 및 다양한 서비스 제공이 매우 효율적이라는 장점을 가진다. 그러나, 기존의 AAL Type 들로는 저속의 짧은 가변길이의 패킷을 사용하는 서비스를 지원하는 것에는 오히려 비효율적 이었다. AAL Type 2(AAL2)는 저속이면서 짧고 가변의 길이를 가지는 패킷들을 사용하며 지연에 민감한 특성을 가지는 응용들을 대역폭 활용의 효율성 제고 및 처리지연의 감소를 지원하기 위해 만들어 졌다.

따라서, AAL Type 2는 이것을 만든 목적중의 하나이기도 했던 Wireless ATM(WATM)의 지원뿐만 아니라 위성통신, ATM 망을 통한 협대역(Narrow Band) 서비스들의 지원에 널리 사용될 것이 예상된다. AAL

* 正會員, NEW GRID Technology

** 正會員, 韓國航空大學校 電子·情報通信·컴퓨터工學部

*** 正會員, 韓國電子通信研究院/交換電送技術연구소
接受日字:2000年5月27日, 수정완료일:2000年8月29日




그림 1. AAL Type 2 네트워크 표준 모델
Fig. 1. AAL Type 2 Network Reference Model.

Type 2는 하나의 VCC(Virtual Channel Connection) 내에 복수의 AAL 2 Channel들을 다중화할 수 있게 함으로서 ATM Cell을 효율적으로 사용한다. 즉, ATM Connection내에 AAL Connection이 존재하는 것이다. 따라서 AAL Type 2의 Switching을 위해서는 기존의 ATM Cell Switch외에 추가적으로 ATM Cell Payload 내의 AAL Type 2 CPS-Packet의 Switching 처리가 필요해 졌다. 그림1 는 AAL Type 2 Reference Model을 나타낸 것이다. 본 논문에서는 대용량의 AAL2 Switch의 구조를 제안하여 CAD설계하고 Computer Simulation을 통한 성능분석을 하였다.

II. AAL Type 2

1. Structure of AAL Type 2

AAL Type 2는 Common Part Sublayer(CPS)와 Service Specific Convergence Sublayer(SSCS)[4][5]로 나누어 진다. CPS는 서로 다른 SSCS 프로토콜들이 특정 AAL Type 2 사용자 서비스 또는 그룹 서비스를 지원하기 위해 정의된다.

AAL Type 2 CPS 는 ATM 네트워크를 통해 하나의 CPS 사용자로부터 다른 CPS사용자에게 CPS-SDU를 전송하는 기능을 제공한다. AAL Type 2 CPS의 사용자는 SSCS엔티티와 계층관리(Layer Management, LM)로 구성된다. 또한, CPS-SDU 데이터 전송, 다수의 AAL Type2 채널을 다중화 및 역다중화하는 서비스를 제공하며, 각각의 AAL Type 2 채널에서 CPS-SDU Sequence를 보전한다. 그러나 손실된 CPS-SDU는 재전송에 의해 복구되지 않는다.

2. Format and Packing of AAL Type 2 CPS PDU

CPS-Packet의 Format과 CPS-Packet이 AAL Type 2 CPS PDU에 Packing되는 과정을 설명한다. CPS-Packet은 3 Octets의 CPS-Packet Header(CPS-

PH)와 연이은 CPS-Packet Payload(CPS-PP)로 구성된다. CPS-Packet의 Format은 그림 2에 나타낸다.




그림 2. AAL Type 2 CPS-Packet의 구성
Fig. 2. Format of AAL Type 2 CPS-Packet.




그림 3. CPS-PDU의 구성
Fig. 3. Format of CPS-PDU.

CID는 채널에서 AAL Type 2 사용자를 식별한다. 8bit로 Payload의 Octet길이를 이진 부호화하여 저장한다. CPS-PDU는 1 Octet의 Start Field와 47 Octets의 Payload로 구성된다. 48 Octet CPS-PDU는 ATM-SDU이다. CPS-PDU Format은 그림3에 나타낸다.

III. 제안하는 AAL2 Switch System의 구조




그림 4. AAL 2 스위치의 개념
Fig. 4. Concept of AAL 2 Switch.

ATM Connection내에 AAL2 Channel을 스위칭하는 AAL2 Switch의 개념을 그림4에 나타냈다. 본 논문에서 제안하는 AAL 2 Switch는 다수의 ATM Connection으로부터 AAL Type 2 ATM Cell을 받아 CPS-Packet을 분리해 낸 후 각 CPS-Packet을 Switching하여 다시 ATM Cell로 다중화한다. 입력 Packet을 다수의 CPS-Packet Rx로 분산해서 보내어 CPS-Packet이

수신된다. CPS-Packet Switch에 의해 CPS-Packet들은 적절한 CPS-Packet Tx로 옮겨진다. 그리하여 CPS-Packet들을 다시 ATM Cell Payload에 다중화하여 내보내게 된다. 기존의 AAL2 Switch들이 ATM Cell의 Payload를 분석하여 CPS-Packet을 추출하고 CPS-Packet Header를 스위칭하기 위해 데이터의 입력 속도보다 몇 배 빠른 처리속도를 요구하는 단점을 가지고 있었다.




그림 5. 확장된 AAL2 스위치 시스템의 구성
Fig. 5. AAL 2 Switch with multiple in/output.

본 논문에서 제안하는 구조는 데이터의 입력 속도와 같은 처리속도로도 동작이 가능하고 Switch를 각 부분별로 Module화 하여 확장성을 가지게 하였다. 그림5는 확장된 AAL2 Switch System 구조를 나타낸다. AAL2 Switch System을 그림5와 같이 배치하면 다수의 입출력 Port를 가지는 확장된 AAL2 Switch System을 구성할 수 있다.

1. AAL2 Switch System의 구성

대용량 AAL 2 Switch System은 높은 데이터가 입력 되어 지고 또한 AAL2의 특성상 입력 Packet의 내부를 처리해야 하므로(ATM Cell의 경우에는 Cell의 Header부분만을 처리하면 됨) 스위치 내부의 처리속도가 외부에서 입력되어지는 Packet의 속도보다 빨라야 한다.^[6] 하지만 Clock속도를 높이는 것은 현재의 기술로는 상당히 큰 비용과, 노력이 필요하다. 따라서 제안하는 AAL2 Switch System은 내부 clock의 속도를 높이지 않고 처리하기 위해서 입력 데이터들을 4개의

CPS-Packet Rx로 분산하는 방법을 사용하였다. 단, 이때 하나의 ATM connection에서 입력되어지는 AAL Type 2 Packet들은 동일한 CPS-Packet Rx로 보내져야만 한다. 그렇지 않을 경우에는 AAL2 CPS-Packet을 수신 할 수 없게 된다.




그림 6. CPS-Packet Rx에서의 버퍼할당
Fig. 6. The allocation of buffer at CPS-Packet Rx.

AAL Type2 Packet이 AAL2 Switch System으로 입력되면, Input Module에서 입력 Packet의 Header(입력 VPI/VCI)정보와 참조 Table의 값을 비교하여 적절한 CPS-Packet Rx로 보낸다. 그런 다음, CPS-Packet Rx에서 ATM Connection별로 따로 버퍼에 저장되어진다(그림6). 그리하여 CPS-Packet들이 결합되어 지고, Mapping Table에 의해서 출력 VPI/VCI값과 출력 CID 값을 얻게 된다. 그런 후에, 출력 VPI/VCI가 할당되어 있는 CPS-Packet Tx로 옮겨진다. 만약 여러 개의 CPS-Packet Rx에서 동시에 같은 CPS-Packet Tx를 요구할 경우, CPS-Packet Switch에 의해 하나의 CPS-Packet Rx가 선택되어 지고(Round-Robin방식 사용), 나머지 CPS-Packet Rx의 CPS-Packet들은 기다리게 된다.




그림 7. AAL2 스위치 시스템으로의 입,출력 Packet 구조
Fig. 7. The structure of input/output Packet.

CPS-Packet Tx로 옮겨진 CPS-Packet은 출력 VPI/VCI에 따라 버퍼에 저장 되고, 저장 된 데이터가 47 Octets이 되거나 넘으면 즉시 STF를 만들고, Output Module로 옮겨지게 된다. 이때 AAL2 Switch System

으로의 입,출력 Packet의 Format은 그림7과 같다.

2. Input Module의 구조

AAL2 Switch System에서 Input Module은 참조 Table과 내부헤더 처리부로 구성된다. 이 Module에서는 AAL2 Switch System으로의 입력 데이터들을 ATM Connection에 따라 CPS-Packet Rx로 분배해 주는 역할을 한다. 그리하여 CPS-Packet Rx에 부하가 적게 걸리게 해주는 것이다. 제안하는 AAL2 Switch의 구조는 Input Module에서 입력 Traffic들을 ATM Connection별로 4갈래로 분산하기 때문에 다음 단(CPS-Packet Rx)에는 입력 Load의 4/1만큼(이상적인 경우)의 부하가 걸리게 된다. AAL2는 하나의 ATM Connection내에 최대 248개의 AAL2 Channel이 사용될 수 있다. 따라서 하나의 ATM Connection이 최대로 사용된다 하여도 하나의 AAL2 Channel의 용량(약 10-20kbps) x 248 = 1~2Mbps정도가 된다.^{[7][8]} 따라서 하나의 CPS-Packet Rx에 전체 링크 용량의 1/4정도 이상의 입력 Load가 걸리지 않도록 할 수 있다.

ATM Connection을 참조 Table에 저장된 정보에 의해 분배 할 때 일단 정해진 경로가 바뀌어서는 안 된다. 만약 VPI/VCI 값이 1인 ATM Connection을 CPS-Packet Rx 1번으로 보내다가 어느 순간에 CPS-Packet Rx 2 번으로 보낸다면 입력 Packet내의 CPS-Packet을 추출하는데 Error가 발생 하게 된다. 그러나 새로운 ATM Connection이 입력 되어질 경우에 가장 부하가 적은 CPS-Packet Rx로 보낼 수 있다. 그리하여 각 CPS-Packet Rx의 입력 Load를 Switch내부의 상황에 따라 조절할 수 있는 것이다.

3. CPS-Packet Rx의 구조

CPS-Packet Rx는 입력 Packet에서 CPS-Packet을 수신하여 목적지 VPI/VCI, CID로 교체하여 CPS-Packet Tx로 보내는 역할을 한다(그림8). CPS-Packet Rx 는 FIFO, Mapping Table, Prevpartment로 구성 되어진다. FIFO는 입력 데이터가 Prevpartment로 들어가기 전에 대기 장소이다.

Prevpartment에서는 입력 Packet을 받아서 입력 VPI/VCI로 구분하여 저장하고, CPS-Packet을 조립한다. 그런 다음 Mapping Table에 조립된 CPS-Packet들의 출력 VPI/VCI와 CID값을 요청하고, 수신한다. Mapping Table은 Prevpartment로부터 입력 VPI/VCI, 입력 Port 번호, 입력 CID를 받아서 그에 대응하는 출력 VPI/VCI,

출력 CID, 결합버퍼 Part의 번호를 Prevpartment로 돌려준다.




그림 8. CPS-Packet Rx의 구조
Fig. 8. The structure of CPS-Packet Rx.

4. CPS-Packet switch와 CPS-Packet Tx의 구조

CPS-Packet Switch는 4개의 CPS-Packet Rx에서 조립된 CPS-Packet들을 출력 ATM Connection으로 보내기위해 출력 ATM주소가 할당되어 있는 CPS-Packet Tx로 스위칭해주는 기능을 한다. CPS-Packet Tx는 CPS-Packet Rx에서 완성된 CPS-Packet을 받아서 출력 VPI/VCI별로 구분하여 CPS-PDU로 만드는 동작을 한다(그림9). 그리하여 그림7의 Packet형태를 만들어 보낸다.




그림 9. CPS-Packet Switch & Rx의 구조
Fig. 9. The structure of CPS-Packet Switch & Rx.

CPS-Packet Tx는 CPS-Packet Switch로부터 선택된 CPS-Packet을 받아서 출력 VPI/VCI별로 구분하여 그림7의 출력 Packet을 만든다.

5. Output Module의 구조

Output Module은 4개의 CPS-Packet Tx에서 완성된 Packet들을 모아서 출력하는 역할을 한다.

IV. AAL2 switch의 Computer simulation을 이용한 성능분석

1. Computer simulation model

제안하는 AAL2 Switch System의 성능분석을 위해서 그림10과 같이 AAL2 Switch를 Modeling하였다. Traffic Generator는 Bernoulli process를 따른다. 발생되어지는 Packet의 Format은 AAL2 Switch의 입력 Packet형태로 생성되어진다. 또한 입력 Packet내의 CPS-Packet의 길이는 20,25,30,35 Octets으로 Random하게 생성하였다. 이렇게 발생된 AAL Type 2 ATM Cell이 N(4개)의 FIFO로 분산되어 각 결합버퍼 Part로 입력되어진다. 입력되어진 Packet들은 CPS-Packet Rx와 CPS-Packet Tx에서 처리되는 시간을 CAD설계한 회로에서의 Clock수로 계산하여 결과를 분석하였다.




그림 10. 컴퓨터 시뮬레이션을 위한 AAL2 스위치 모델
Fig. 10. AAL 2 Switch Model for Computer Simulation.

2. Computer simulation결과 및 분석

제안하는 대용량의 AAL2 Switch의 성능을 분석하는데 있어서 CPS-Packet Rx에서 처리된 CPS-Packet들이 하나의 CPS-Packet Tx로 몰리는 α 가 중요한 요인이 된다. 따라서 성능분석을 두 가지로 나누어서 수행하였다.

첫째는 각 CPS-Packet Rx에서 수신된 CPS-Packet들이 하나의 CPS-Packet Tx를 요구하지 않는 경우, 둘째는 수신된 CPS-Packet들이 하나의 CPS-Packet Tx로 집중되는 경우이다. 그림11는 입력 Traffic의 Load(ρ)가 증가함에 따라 각 FIFO에서의 대기시간을 나타낸다. 높은 입력 Load(ρ)에서도 적은 대기시간을 나타냄을 알 수 있다.

이제는 각 CPS-Packet Rx2,3,4에서 처리된 CPS-Packet에 의해 하나의 CPS-Packet Tx1에 걸리는 Load에 따라 분석해 보았다. 그림12는 $\rho=0.6$ 이고 α 에 따라 각 FIFO에서 입력 Packet들의 평균 대기 시간을 나타냈다. 그림13도 마찬가지로 $\rho=0.9$ 일 때 에 따라




그림 11. 입력 load에 따른 각 FIFO에서의 대기시간
Fig. 11. Waiting time of input load at the each FIFO.




그림 12. 입력 load가 0.6일 때 α 에 따른 평균 대기시간
Fig. 12. Waiting time when input load is 0.6.




그림 13. 입력 load가 0.9 일 때 α 에 따른 평균 대기시간
Fig. 13. Avg. waiting time of α when input load is 0.9.

각 FIFO에서 입력 Packet들의 평균 대기 시간을 나타냈다. 하나의 CPS-Packet Tx에 걸리는 총 Load(α)가 0.5정도에서부터 AAL2 Switch의 처리 용량을 넘어서게 된다. 따라서 AAL Type 2 Connection을 설정할 때 이러한 문제를 고려하여야 한다.

V. 결 론

ATM 기술은 망 자원의 이용 및 다양한 서비스 제공이 매우 효율적이라는 장점을 가지지만, 기존의 AAL Type 들로는 저속의 짧은 가변길이의 패킷을 사용하는 서비스에 대한 지원에 어려운 점이 많았다. AAL Type 2(AAL2)는 저속이면서 짧고 가변의 길이를 가지는 패킷들을 사용하며 지연에는 민감한 특성을 가지는 응용들을 대역폭 활용의 효율성 제고 및 처리지연의 감소를 지원하기 위해 만들어 졌지만 AAL2 Service를 지원하기 위해서는 기존의 ATM switch에 추가적인 처리가 필요해 졌다.

본 연구에서는 이러한 AAL2 Service를 지원하기 위해 AAL2 Network 구성방안을 검토해 보았고, AAL Type 2 ATM Cell을 Switching하는 AAL2 Switch System의 구조를 제안하고, CAD Tool을 이용하여 설계하였다. 제안한 AAL2 Switch System은 Switch내부의 처리속도를 빠르게 하지 않고도 높은 입력 Load에서도 처리가 가능하고, 각 Input Module, CPS-Packet Rx, CPS-Packet Tx, Output Module부분을 Module화 하여 확장성을 가지게 하였다. 그리고 CAD tool을 이용한 동작 Simulation 검증을 하였다. 또한 제안한 AAL2 Switch구조를 Computer Simulation을 이용하여 성능을 분석하였다.

이 Switch를 이용하여 다수의 ATM Connection에서의 AAL Type 2 ATM cell을 Switching할 수 있다. 즉, AAL2 Connection을 제공할 수 있다.

참 고 문 헌

- [1] ITU-T Recommendation I.363.2 : "B-ISDN ATM Adaptation Layer Specification : Type 2 AAL",(09/97).
- [2] Draft LANP Dynamic Allocation of AAL type 2 Channels (06/97).
- [3] Yoshihiro Kitamura, Kazuhiko Nagata, Sadayuki Yasuda & Tomoji Toriyama, "IMPLEMENTATION OF AAL2 FOR LOW BIT-RATE VOICE OVER ATM", ISS'97.
- [4] ITU-T Recommendation I.366.1 : "Segmentation and Reassembly Service Specific Convergence Sublayer for the AAL type 2", London ,june 1997.
- [5] ITU-T Q5/13, Draft 0.2+ "AAL Type 2 Service Specific Convergence Sublayer(SSCS) for Trunking", Fukuoka, march 1998.
- [6] Roy Mauger & Simon Brueckheimer, ATM ADAPTATION LAYER SWITCHING , XVI World Telecom Congress Proceedings.
- [7] Manyoo Han and Arne A. Nilsson, Simulation Study of AAL type 2 IEEE 1998.
- [8] Young-Kyo Lee, Jea-Hoon Yu, Layered cell Transmission for Mobile ATM Network, Proceedings of The 4th International Workshop.

저 자 소 개

李 定 勳(正會員)

1994년~1998년 한국항공대학교 항공통신정보공학과(학사). 1998년~2000년 한국항공대학교 대학원 항공통신정보공학과(공학석사). 2000년~현재 New Grid Technology 연구원

金 廷 式(正會員)

1980년 경북대학교 전자공학과 졸업(학사). 1989년 청주대학교 대학원 전자공학과 졸업(공학석사). 1980년~현재 한국전자통신연구원/교환전송기술연구소 책임연구원, 네트워크정합팀장. 관심분야: 교환,망 연동,ISDN,초고속통신망

李 聖 昌(正會員)

1976년~1983년 경북대학교 공과대학 전자공학과(학사). 1983년~1985년 한국과학기술원 전기 및 전자공학과(석사). 1987년~1991년 Texas A&M University, Dept.E. E.(박사). 1985년~1987년 한국과학기술원 시스템공학센터. 1992년~1993년 한국전자통신연구원 선임연구원. 1993년~현재 한국항공대학교 통신정보공학과 부교수