전자공학회논문지CI (Journal of the Institute of Electronics Engineers of Korea CI)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

비균등 트래픽을 위한 MIN의 설계 및 성능 평가

Design and Performance Evaluation of MIN for Nonuniform Traffic

  • 최창훈 (상주대학교 컴퓨터공학부) ;
  • 김성천 (서강대학교 컴퓨터학과)
  • 발행 : 2000.11.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 클러스터 지향 다단계 상호 연결 망(Cluster Oriented Multistage Interconnection Network)인 COMR을 소개한다. COMR은 통신이 빈번하게 발생되는 프로세서-메모리 클러스터에 보다 짧은 경로를 제공하여 지역화 된 통신 형태를 갖는 병렬 응용 분야에 적합하도록 구성할 수 있다. COMR에 대한 성능 분석은 네트워크에서의 경로 설정 성공 확률(probability of acceptance), 대역폭(bandwidth), 지역 참조성의 변화에 따른 평균 거리(weighted average distance) 및 비용-효율성(cost-effectiveness)에 대해 평가하였다. 성능 평가에 대한 분석 결과에 따르면, COMR은 지역화의 정도가 높은 통신 형태에서 동일한 네트워크 크기를 갖는 MIN보다 높은 성능을 나타내었다. 최악의 경우(worst case)에서의 N×N COMR의 직경(diameter)은 n+1로서 이것은 동일한 네트워크 크기의 MIN과 비교했을 때 단지 1개의 스테이지만을 더 가지고 있는 것이다. 따라서 COMR은 공유 메모리 다중 프로세서 시스템(shared memory multiprocessor system)에서 지역화 된 통신 분포뿐만 아니라 균등 분포 통신를 갖는 병렬 응용 분야에 적합한 MIN으로 활용될 수 있을 것이다.

This paper presents a Cluster Oriented Multistage Interconnection Network called COMR. COMR can be constructed suitable for the parallel application with localized communication by providing the shortcut path inside the processor-memory cluster which has frequent data communication. We evaluate the performance of COMR with respect to probability of acceptance, bandwidth, cost-effectiveness and average distance under varying degrees of localized communication. According to the result of analysis for performance evaluation, COMR shows higher performance than the regular MINs of the same network size in the highly localized communication. In the worst case, the diameter of an N$\times$N COMR is only n+1 which has only one stage more as compared the MIN with the same network size. Therefore COMR can be used as an attractive interconnection network for parallel applications with not only the localized communication distribution but also the uniform distribution in shared-memory multiprocessor system.

키워드

참고문헌

  1. S.G. Abraham, and E.S. Davidson, A Communication Model for Optimizing Hierarchical Multiprocessor System, In Proc. Int l Conf. on Parallel Proc., pp.467-474, 1986
  2. R. Agrawal and H.V. Jagadish, Partitioning Techniques for Large-Grained Parallelism, IEEE Trans. Compt., vol. C-37, pp. 1627-1634, Dec. 1988 https://doi.org/10.1109/12.9739
  3. Y. Chang and L. N. Bhuyan, Extending Multistage Interconnection Networks for Multitasking, In Porc. Int. Conf. on Parallel Proc., vol. 1, pp.151-158, 1992
  4. A. L. Decegama, The Technology of Parallel Processing, Parallel Processing Architectures and VLSI hardware volume 1, Prentice Hall Press, 1989
  5. K. Hwang, Advanced Computer Architecture : Parallelism Scalability Programmability, McGraw-Hill International Edition, 1993
  6. D. H. Lawrie, Access and Alignment of Data in a Array Processor, IEEE Trans. Computer, pp.1145-1155, Dec. 1975
  7. J. R. Goodman and C.H. Sequin, Hypertree: A multiprocessor Interconnection Topology, IEEE Trans. Compt., vol. C-30, pp.923-933,. Dec., 1981
  8. J. H. Patel, Performance of Processor-Memory Interconnections for Multiprocessors, IEEE Trans. Computer, pp.771-780, Oct. 1981
  9. D. A. Patterson and J. L. Hennessy, Computer Architecture A Quantative Approach, Morgan Kaufmann Pub., 1996
  10. H. J. Siegcl and R. J. McMillen, The Multistage Cube: A Versatile Interconnection Network, IEEE Computer, pp.65-76, Dec. 1981
  11. C. L. Wu and T. Y. Feng, On a Class of Multistage Interconnection Networks, IEEE Trans. Computer, pp.696-702, Aug. 1980