

ATM 망에서 효율적인 ABR 트래픽 전송률 제어에 관한 연구

정희원 정 명 수*, 김 남 희**, 김 변 곤*, 전 병 실*

A Study on Efficient Transmission Rate Control of ABR Traffic in ATM

Myeong-Soo Cheong*, Nam-Hee Kim**, Byeun-Gon Kim*, Byoung-Sil Chon*
Regular Members

요 약

본 논문에서는 ABR(Available Bit Rate) 트래픽의 흐름제어를 방식들을 분석하고, 지연이 큰 WAN 환경에서 VS/VD 스위치를 이용하여 효율적으로 ABR 트래픽을 제어하여, 공평한 전송율을 계산할 수 있는 알고리즘을 제안하였다. 제안된 알고리즘에서는 전송율을 계산하기 위하여 정확하고 공평한 분배를 계산할 수 있는 ER(Explicit Rate) 방식의 FMMRA(Fast Max-Min Rate Allocation)를 사용하였다. 그리고, 지연이 많이 된 상태에서도 큐에 있는 셀을 서비스하고 드레인 하기 위하여, VD에서 VS로 전달된 큐 길이 정보를 이용하여 전송율을 계산함으로써 공평한 셀 서비스 분배를 할 수 있었다. 컴퓨터 시뮬레이션을 통하여 제안된 알고리즘의 성능을 평가하였으며, 그 결과 만족할만한 성능을 얻을 수 있었다.

ABSTRACT

In this paper, we analyze previous flow control algorithm for serving ABR traffic, and then propose the algorithm which calculate fair transmission rate and control efficiently ABR traffic using VS/VD switch which has an effect on WAN environment with long delay. For getting the transmission rate, the proposed algorithm use FMMRA as ER scheme which calculate exactly the fair share. And, in large delay state, we can obtain fair cell sharing by calculating transmission rates which obtained by transmitted queue length information of VD to VS for serve and drain cell in queue Through the computer simulation, we evaluate the performance of proposed algorithm. According to the results, the proposed algorithm shows good performance.

I. 서 론

ATM망에서 서로 다른 서비스 품질 요구 조건을 갖는 서비스들을 유연하게 수용하고 대역폭을 효율적으로 사용할 수 있도록 하기 위해서는 송신측과 수신측 사이의 QoS 파라미터를 지원하고 서비스 품질을 보장하기 위해 이들을 관리해야 한다^[2].

ATM에서 트래픽 제어의 역할은 목표로 하는 네트워크 성능을 보장하기 위해서 폭주(congestion)로부터 네트워크와 종단 시스템을 보호하는 것이다. ATM Forum에서는 각 서비스 계층을 트래픽 특성과 QoS 요구사항에 따라 서비스를 다섯 개의 범주로 규정하고 있다.

트래픽의 비트율과 QoS에 따른 서비스 계층은 CBR(Constant Bit Rate), rt-VBR(real time Variable

* 전북대학교 전자공학과

** 한국표준과학연구원 정보전산그룹

논문번호 : 00182-0523, 접수일자 : 2000년 5월 20일

Bit Rate), nrt-VBR(non-real time Variable Bit Rate), UBR(Unspecified Bit Rate), ABR(Available Bit Rate)로 나뉘고 모든 서비스 계층은 동일한 물리 계층을 공유한다. CBR과 VBR 서비스 계층은 보장된 전송률과 대역폭을 사용하여 전송하고, UBR은 어떠한 대역폭이나 전송률을 보장받지 못하여 빈번한 셀 손실이 발생하며 사용자 터미널간의 재전송 기능이 가능한 어플리케이션에 유용한 서비스이다. ABR은 CBR이나 VBR이 사용하고 남은 대역폭을 사용하며 전송 지연에 대해서는 민감하지 않으나 비교적 작은 셀 손실률을 요구하는 어플리케이션에 피드백 흐름 제어 방법을 사용하여 전송 대역폭을 공평하게 배분하고자 하는 서비스 계층이다¹¹⁻¹⁴.

인터넷 데이터와 같은 매우 동적인 트래픽을 기존의 CBR, VBR로 전송하게 되면 링크 효율이 매우 낮아지는 문제점이 있어, 지연에 대해 엄격한 제한이 요구되지 않는 데이터 서비스의 경우 ABR 서비스를 이용하는 것이 효율적이다. ATM이 지향하는 목표인 다양한 서비스 요구 조건과 특성을 갖는 사용자 트래픽을 수용하고, ABR과 같은 버스트(burst)하고 예측 불가능한 자원의 효율적인 사용을 위해서 집중적으로 연구되고 있는 분야는 트래픽 흐름 제어(traffic flow control) 및 폭주 제어(congestion control)이다¹⁵. ATM Forum에서는 이 두 가지 방식 중에 어느 방식이 더 효율적인지에 관한 많은 연구가 있어왔고, 1994년 9월의 ATM Forum 회의에서 EPRCA(Enhanced Proportional Rate Control Algorithm)를 기반으로 하는 rate-based 방식을 ABR 서비스를 위한 흐름 제어의 최종안으로 채택하였다^{11,6,7}.

Rate-based 방식에는 폭주가 발생했을 때 이진제환(binary feedback)정보를 이용하여 폭주를 제어하는 제환 기법과 사용 가능한 대역폭을 근사적으로 계산하여 분배하는 ER(Explicit Rate) 제환 기법이 있다. EFCI 흐름 구조는 간단한 구조이나 망 상황에 신속히 대처하지 못하여 사용 가능한 대역폭을 공평하게 분배하는 능력이 떨어지는 단점이 있고, ER 흐름 구조는 대역폭을 모든 VC(Virtual Connection)들에게 공평하게 분배하고 폭주 해결 능력이 뛰어나다는 장점이 있으나, 각 VC에 액세스하여 fair share에 해당하는 최적의 전송률을 계산함으로써 계산량이 많고 이로 인하여 빠른 중앙처리장치 필요로 하고 스위치가 복잡하며, 가격이 비싸다는 단점이 있다. 또한 사용하는 알고리즘에 따라

성능에 많은 차이가 난다²¹. 이에 비해 VS/VD 흐름 제어 구조는 EFCI 구조의 제환 루프를 여러 부분으로 분할하여 흐름 제어 루프를 줄임으로써 빠른 응답 특성을 가지고 이로 인해 폭주를 해결하는 능력이 빠르고, 또한 동적인 망 환경에서도 적응이 뛰어나다는 장점을 가지고 있다. 그러나, 스위치 내에서 VS와 VD 사이에 RM셀의 정보가 서로 유기적·협동적으로 상호 교환이 이루어져야 하고, 이러한 동작을 위해 스위치가 다소 복잡하다는 단점이 있으나, EFCI의 단점을 보완하고 ER의 장점을 수용하는 유연한 흐름 구조이다^{13,61}.

본 논문에서는 WAN 환경에서 네트워크를 구획하여 효율적으로 부하를 분산시킬 수 있는 VS/VD(Virtual Source Virtual Destination)를 구조를 이용하여, ABR 흐름제어에 있어 사용 가능한 대역폭을 정확하게 계산하여 공평하게 분배하는 작업과 함께 큐의 길이 정보를 소스에 보내도록 함으로써 소스가 네트워크의 상황을 예측하여 과도상태 오버로드(transient overload)를 피하면서 빠르게 목표 전송률에 도달하는 알고리즘을 제안하였다. 제안한 흐름 제어 구조에서는 사용 가능한 대역폭을 정확하게 계산하여 각 VC에 공평하게 배분하는 ER 방식을 적용하였다.

이때 정상상태(steady state)에서 각 VC의 큐에 쌓이는 셀을 효과적으로 배출(drain)시키기 위하여 큐의 상태를 감시하며, 수신측 스위치에서의 큐의 길이 정보를 추출하고 이를 이용하는 방안에 대해 분석하였다. 본 논문의 구성은 서론에 이어 제 2장에서는 기존에 VS/VD에 적용되었던 ERICA(Explicit Rate Indication for Congestion Avoidance)에 대해 고찰하고, 제 3장에서는 공평한 셀 서비스를 할 수 있는 알고리즘을 제안하였다. 제 4장에서는 시뮬레이션에 사용된 환경과 결과를 통해 제안된 알고리즘의 성능을 평가하였고, 끝으로 제 5장에서 결론을 내렸다.

II. VS/VD 스위치구조에 대한 기존의 ER 알고리즘

2.1 VS/VD 스위치에 ERICA 알고리즘의 적용

그림 2.1은 출력 버퍼형 non-VS/VD 스위치의 단일 포트에 대한 큐잉 모델을 나타낸다⁸⁾. 하나의 포트는 ABR VC를 위해 하나의 클래스 큐를 가지고, 출력포트로 향하는 모든 셀들은 FIFO(First In First Out) 방식으로 클래스 큐에 들어간다.




그림 2.1 non-VS/VD 스위치를 위한 큐잉 모델

그림에서 s_{ij} 는 $node_i$ 로 향하는 VC_j 의 입력율이고, r_{ij} 는 클래스 큐로 진입하는 입력율이다. 노드는 입력에서 출력포트로 셀을 단순히 스위칭하기 때문에 $s_{ij} = r_{ij}$ 로 볼 수 있다. R_i 는 ABR이 사용 가능한 전체 비트율 또는, $node_i$ 에서 클래스 큐의 출력율이고 q_i 는 클래스 큐의 큐 길이이다. N 은 링크를 공유하는 ABR VC의 수이고 F_i 는 링크의 목표 이용율이고 $0 < F_i < 1$ 사이의 값을 가진다. VC 사이에 할당된 링크율은 $\sum_{j=1}^N r_{ij} \leq F_i R_i$ 이고 클래스 큐로 진입하는 전체 입력율을 원하는 $F_i R_i$ 로 만드는 것이 스위치의 목표이다. $ER_{ij}^{internal}$ 는 노드에서 내부 혼잡을 바탕으로 계산된 ER값이며 스위치가 VC_j 에 게 쓸 수 있도록 허용하는 비율이다.

$node_i$ 는 하향흐름 $node(i+1)$ 로부터 비율할당 정보를 받아(그림 2.1에서 $ER_{ij}^{external}$), 상향흐름 $node(i-1)$ 에게 제환 정보를 제공한다.

$$ER_{ij}^{feedback} = \text{Min}(ER_{ij}^{internal}, ER_{ij}^{external}) \quad (2.1)$$

$node(i-1)$ 에서 $ER_{ij}^{feedback}$ 은 $ER_{(i-1)j}^{external}$ 로 수신되고, $node(i-1)$ 은 유사한 방법으로 VC_j 에 대한 비율 계산을 수행한다.

내부의 정확한 비율 계산은 로컬 스위치 상태를 근거로 계산된다. ERICA와 같은 방식에서는 정확한 비율 계산을 위해 몇 가지 인자를 사용하며 ERICA 알고리즘은 클래스 큐에 대한 전체 입력율, 링크의 목표 이용율, 링크를 공유하는 VC의 수 등을 다음 제환 주기에서 각 VC의 동작점(operation point)을 결정하기 위해 사용한다.

$$ER_{ij}^{internal} = \text{fn}(\sum_j r_{ij}, F_i R_i, N) \quad (2.2)$$

정상상태에서 ERICA 알고리즘은 $\sum_j r_{ij} = F_i R_i$ 를 유지한다. 그리고 과도 오버로드에 따른 큐의 축적

은 $(1 - F_i)R_i$ 의 비율로 배출된다. 결과적으로 ERICA는 총 $F_i R_i$ 만큼 비율로 할당하고, $100 F_i\%$ 만큼 정상상태의 출력 링크 이용율을 얻는다.




그림 2.2 per-VC VS/VD 스위치를 위한 큐잉 모델

ERICA+ 알고리즘은 VC_j 에 대한 입력율을 계산할 때 클래스 큐의 큐 길이를 부가적으로 고려함으로써 100%의 정상상태 링크 이용율을 얻을 수 있다.

$$ER_{ij}^{internal} = \text{fn}(\sum_j r_{ij}, g(q_j)R_i, N) \quad (2.3)$$

여기서 $g(q_j)$ 는 큐 제어함수이고 다음과 같은 조건을 만족한다.

$$0 < g_{\min} \leq g(q_j) \leq g_{\max} \quad (2.4)$$

q_j 가 크면, $g(q_j) < 1$ 가 되고, $\sum_j r_{ij} = g(q_j)R_i$ 가 다음 피드백 주기동안에 목표 동작점이 된다.

2.2 FMMRA(Fast Max-Min Rate Allocation Algorithm)

FMMRA에서 사용하는 공평 할당량의 계산은 기본적으로 다음과 같이 max-min 공평 할당량으로 알려진 공식에서 유도한다^[2,9].

$$\begin{aligned} \text{Advertised rate, } \gamma &= \text{Fairshare of link } l \\ &= \frac{C - C_b}{N_l - \bar{N}_l} = \frac{C_{nb}}{N_{nb}} \end{aligned} \quad (2.5)$$

여기에서

- C : 링크 l 을 통하여 ABR 서비스를 위해 사용되어야 할 수 있는 전체 가용대역폭
- C_b : 링크 l 을 지나가는 병목이 일어난 VC의 전체 대역폭
- C_{nb} : 병목이 일어나지 않은 VC가 사용할 수

있는 사용되지 않은 가용대역폭
 N_l : 링크 l 에서 활성상태에 있는 VC의 수
 \bar{N}_l : 병목이 일어난 VC의 수
 N_{nb} : 병목이 일어나지 않은 VC의 수를 나타낸다

공평 할당율이 γ_{old} 일 때 병목 상태는 $\beta_{i,old}$ 이고 대역폭은 $\lambda_{i,old}$ 인 VC에서 VC i 가 병목 상태이면 $\beta_{i,old}$ 는 1이고 병목 상태가 아니라면 0이다. 이때 VC의 상태가 새롭게 바뀌어 $\beta_{i,new}$ 가 되고 대역폭은 $\lambda_{i,new}$ 가 된다면, 새로운 공평 할당율 γ_{new} 는 다음 식과 같이 VC의 상태가 변화할 때마다 명시율을 계산한다.

$$\begin{aligned} \gamma_{new} &= \frac{C_{nb,new}}{N_{nb,new}} = \frac{C_{nb,old} + \lambda_{i,old} - \lambda_{i,new}}{N_{nb,old} + \beta_{i,old} - \beta_{i,new}} \\ &= \frac{C_{nb,old} - (\lambda_{i,new} - \lambda_{i,old})}{(N_{l,old} - \bar{N}_{l,old}) - (\beta_{i,new} - \beta_{i,old})} \quad (2.6) \\ &= \frac{C_{nb,old} - \Delta\lambda}{N_{l,old} - (\bar{N}_{l,old} + \Delta\beta)} \end{aligned}$$

VC 상태는 각 VC마다 다음 두 가지 변수 β_i 와 λ_i 에 기록된다.

$$\begin{aligned} \beta_i &= \beta_{i,new} \\ &= \begin{cases} 1, & \text{if BRM}^{\text{cell}} \cdot \text{ER} < \gamma \\ 0, & \text{otherwise} \end{cases} \quad (2.7) \end{aligned}$$

$$\begin{aligned} \lambda_i &= \lambda_{i,new} \\ &= \begin{cases} \text{BRM}^{\text{cell}} \cdot \text{ER}, & \text{if BRM}^{\text{cell}} \cdot \text{ER} < \gamma \\ 0, & \text{otherwise} \end{cases} \quad (2.8) \end{aligned}$$

$N_{l,old} - (\bar{N}_{l,old} + \Delta\beta) = 0$ 일 때, 모든 연결은 병목 연결이 되고, 이 때의 명시율은 사용하지 않는 대역폭 $C_{nb,old} - \Delta\lambda$ 로 정한다.

명시율의 초기 조건은,

$$\gamma_{new} = \begin{cases} C, & \text{if } N_{l,new} = 0, \\ \frac{C_{nb,old} - \Delta\lambda}{N_{l,new} - \bar{N}_{l,new}}, & \text{if } N_{l,new} > \bar{N}_{l,new}, \\ C_{nb,old} - \Delta\lambda, & \text{if } N_{l,new} = \bar{N}_{l,new}. \end{cases} \quad (2.9)$$

이고 링크 l 의 활성 연결(active connection) 수가 변하지 않았다면, $\bar{N}_{l,new} = \bar{N}_{l,old} + \Delta\beta$ 이고 $N_{l,new} = N_{l,old}$ 가 된다. 사용하지 않은 대역폭 $C_{nb,old}$ 는

이전 명시율(γ_{old})을 사용하여 다음과 같이 구할 수 있다.

$$C_{nb,old} = \begin{cases} \gamma_{old} (N_{l,old} - \bar{N}_{l,old}), & \text{if } N_{l,old} > \bar{N}_{l,old}, \\ \gamma_{old}, & \text{if } N_{l,old} = \bar{N}_{l,old}. \end{cases} \quad (2.10)$$

ER 마킹을 한 후에 명시율을 갱신하는 업데이트 명시율, γ_U 와 ER 마킹을 위해 사용된 명시율로서 제공된 명시율(Offered Advertised Rate), γ_O 는 다음 값들을 사용하여 계산한다.

$$\gamma_U \begin{cases} \Delta\beta = & \beta_{i,new} - \beta_{i,old} \\ \Delta\lambda = & \lambda_{i,new} - \lambda_{i,old} \\ N_{l,new} = & N_{l,old} \\ \bar{N}_{l,new} = & \bar{N}_{l,old} + \Delta\beta \end{cases} \quad (2.11)$$

$$\gamma_O \begin{cases} \Delta\beta = & 0 - \beta_{i,old} \\ \Delta\lambda = & 0 - \lambda_{i,old} \\ N_{l,new} = & N_{l,old} \\ \bar{N}_{l,new} = & \bar{N}_{l,old} - \beta_{i,old} \end{cases} \quad (2.12)$$

III. VS/VD 스위치 구조에 대한 제안된 ER 알고리즘

ERICA 알고리즘은 모든 커백션과 버퍼 요구에 대해 원하는 공평성을 얻기 위한 근본적인 제한을 가지는데, 늦게 시작된 커백션은 균등하게 링크를 공유하나 최대-최소 공평 전송률을 얻지 못한다. 그리고 만약 원하는 목표 전송률이 최대 링크 전송률에 근접하게 설정되면, 전이기간 동안 큐가 급격히 증가하고 그 결과 막대한 셀 손실을 가져온다¹⁸⁾.

이러한 제한을 보완하는 ERICA+ 알고리즘은 활성화된 VC 개수의 산정과정에서 누락을 방지하기 위해 지속적으로 감소하는 가중평균을 사용하여 $active_k[v] = \alpha_{decay} \times active_{k-1}[v]$ 로 설정한 값을 사용하나 이 또한 ERICA 알고리즘 성능의 개선 정도에 비해 구현이 복잡하다는 단점이 있다. FMMRA는 위에서 설명된 ERICA 처럼 때때로 Max-Min Fair Share를 달성하지 못하는 문제점도 없고 빠르게 목표 전송률에 도달하나 아직까지는 VS/VD에 구현된 사례가 없었다.

특히, ABR 트래픽 흐름 제어에서 무엇보다 중요

한 것은 트래픽의 수율(throughput)과 빠른 응답 특성, 이용 가능한 대역폭 변화나 VC 수의 변화 등 동적인 망 환경에 신속하게 대처하는 적응성, 버퍼의 안정성, 낮은 셀 손실을 들 수 있다. 이러한 요구 조건을 만족하는 흐름 구조로 VS/VD 구조가 있다.

또한 ER 방식의 제어는 빠른 폭주 해결 능력, 공평한 대역폭사용과 망자원의 효율적인 이용이라는 측면에서 장점이 있지만 계산량이 많고 스위치가 복잡해지기 때문에 고가라는 단점이 있다. 따라서 스위치 설계자는 스위치 구조를 단순화시키고 계산량을 줄이는 알고리즘을 구현할 필요가 있다. 따라서, 본 논문에서는 이러한 필요에 따라 $O(1)$ 의 계산 복잡도로 max-min fair rate를 계산하는 FMMRA를 선택하였다.

그러나 FMMRA에서는 단방향 정보로 ER 마킹을 하기 때문에 FRM일 경우, 목적지에 가까운 스위치일수록 더 정확한 병목(bottleneck) 정보를 얻게 된다. BRM일 경우는 소스에 가까운 스위치일수록 더 정확한 병목 정보를 얻게 되어 병목이 일어나지 않은 VC들에게 사용되지 않은 대역을 정확하게 할당하지 못하고, 병목이 일어난 VC와 일어나지 않은 VC에게 동일한 명시율을 제공하기 때문에 출력 링크에서 잠정적인 과잉이용(over-utilization) 문제를 가지게 된다⁹⁾.

본 논문에서는 이 문제를 해결하기 위하여 다음과 같이 VD의 큐 길이 정보를 사용하였다. 큐의 길이 정보를 이용하는 식은 다음과 같다.

$$ACR = ER * F(\cdot) \quad (3.1)$$

각 VC의 큐마다 세 개의 임계치 ($0, qt_1, qt_2$)를 두고 이 임계치(threshold)를 넘을 때마다 RM 셀의 남아있는 필드에 VC의 큐 길이 정보를 기입하여 소스측으로 전송하면, 소스는 이 값에 해당하는 $F(\cdot)$ 를 ER값에 곱하여 VC별로 서비스하게 될 ACR 값을 결정한다.

$$F(\cdot) = \begin{cases} m_1, & \text{if } qt_1 > RM^* \cdot cell^* - QLI(a_{ij}) > 0, \\ m_2, & \text{if } qt_2 > RM^* \cdot cell^* - QLI(a_{ij}) > qt_1, \\ m_3, & \text{if } RM^* \cdot cell^* - QLI(a_{ij}) > qt_2 \end{cases} \quad (3.2)$$

따라서 그림 3.1에서와 같이 소스는 보내고자 하는 진행 방향의 네트워크 상황을 RM 셀을 통하여 통보 받기 때문에 다른 부가적인 셀을 보내지 않고




그림 3.1 제한된 셀 큐잉 및 스케줄링 기법

서도 큐의 크기를 줄일 수 있게 되고 또한 과도상태의 과잉이용을 극복할 수 있게 된다.

중간 노드에서 VS/VD 기능을 수행하는 스위치의 제한된 알고리즘을 적용한 기본 동작을 그림 3.2에 나타냈다.

그림의 알고리즘 흐름도에서와 같이 데이터 셀일 경우는 ACR 값으로 셀을 전송하게 되고 RM 셀일 경우는 FRM 셀을 받으면 스위치에서 계산한 fair share 값과 FRM 셀의 ER 값을 비교하여 작은 값으로 RM 셀의 ER 값을 갱신하고 VD의 큐 길이 정보를 RM 셀에 실어서 전단의 노드로 반환시킨다.




그림 3.2 제한된 알고리즘의 흐름도

만약 BRM 셀을 받게되면 식 2.11에 따라 병목 상태와 연결 정보를 수정하고 스위치에서 계산한 fair share 값과 BRM 셀의 ER 값을 비교하여 작은 값으로 RM 셀의 ER 값을 갱신하고 VD로부터 보내온 큐 길이 정보에 의해 ACR 값을 식 3.2에 따

라 변경하고 갱신된 RM 셀을 다음 단의 노드로 내보냄으로써 한 주기의 셀 전송을 끝나치고 다음 셀 주기 동안 다시 그림 3.2의 흐름도에 따라 셀을 전송하게 된다.

IV. 시뮬레이션 및 성능 평가

4.1 시뮬레이션 환경

본 논문에서 제안된 알고리즘의 시뮬레이션을 위한 네트워크 모델은 그림 4.1에서와 같이 5개의 소스와 5개의 목적지를 갖고 중간 노드에 3개의 VS/VD 스위치를 갖는 네트워크이다.

링크의 전송 속도는 모두 155Mbps이고 스위치간의 물리적인 거리는 1000km, 소스(목적지)와 스위치간의 거리는 100km로 하였다.

링크의 물리적인 지연은 km당 5 μ s로 가정하였고 스위치 내부의 동작 시간은 무시되었다. 스위치는 각각의 VC에 대하여 개별적인 큐를 가지고 있고 무한 버퍼로 가정하였다.

시뮬레이션은 먼저 FMMRA를 VS/VD에 아무런 수정을 가하지 않고 적용하였을 때 나타나는 결과를 보여주고, 개선된 사항을 적용한 제안된 알고리즘을 통하여 시뮬레이션한 결과를 보여 준다.




그림 4.1 시뮬레이션을 위한 네트워크 모델

시뮬레이션에 사용된 네트워크 모델은 S1(소스1)을 제외한 모든 소스가 링크 2를 경유하여 목적지로 가기 때문에 링크 2에서 폭주가 일어나서 S2가 병목을 경험하도록 고안된 parking lot 구성이다. 따라서 동시에 모든 소스가 활성상태가 되고 셀을 전송하게 되면 나중에 스위치 2에 도착하게 되는 S2와 먼저 스위치에서 대역을 할당받은 S3, S4, S5들이 경합을 벌이게 되고, S2와 S3, S4, S5가 모두 fair share 값이 될 때까지 각각의 전송률을 줄이게 된다.

이때 스위치 2와의 거리가 상대적으로 먼 S2의 경우 병목정보를 통보 받는 시간이 다른 소스들에 비해 늦어지고 더 많은 셀이 버퍼에 저장되어야 한다. 그리고 큐에서 기다리고 있는 셀들은 앞서 쌓여 있는 셀들이 모두 배출될 때까지 차레를 기다려야 하고, 만약 네트워크 상황이 다시 변하여 버퍼에 더 많은 셀들이 쌓이게 된다면 넘칠 수도 있고 셀들이 버려져야하는 상황이 발생할 수도 있다.

따라서 큐에 적절한 임계값을 두어야 하는데 본 논문에서는 이 값을 큐의 최대 성장 크기의 1/3값을 qt2로 하고 최대 큐의 성장 크기의 1/9값을 qt1으로 하였다.

표 4.1은 시뮬레이션에 사용된 ABR 서비스 파라미터 값들이고 RM 셀이 하나 전송되고 나면 데이터 셀이 31개 전송되도록 Nrm을 32로 설정하였다.

표 4.1 ABR 서비스 파라미터

파라미터	S1	S2	S3	S4	S5
Nrm	32	32	32	32	32
ICR	50Mb	70Mb	50Mb	60Mb	70Mb
PCR	150Mb	150Mb	100Mb	100Mb	100Mb
MCR	10Mb	15Mb	10Mb	15Mb	20Mb

첫 번째 RM 셀이 망으로 내보내진 후 각 소스로 돌아오기까지의 시간동안은 공평 할당량으로 수렴하기 전에 많은 셀들이 스위치에 쌓여 큐의 길이는 최대가 된다.

시뮬레이션 기간은 큐 길이 정보를 이용하지 않고 VS/VD만을 적용한 시뮬레이션은 77msec, 큐 길이 정보를 이용한 시뮬레이션에는 100msec 동안 실시하였다. 왜냐하면 큐의 길이 정보를 이용하지 않는 경우는 빠른 시간 내에 공평 할당량으로 수렴하여 큐의 길이가 포화되어 큐의 길이가 고정적이고 큰 변동을 일으키지 않기 때문이고, 큐의 길이를 이용하는 경우는 큐가 드레인 되는 상황을 자세하게 보여주기 위해서이다.

4.2 시뮬레이션 결과 및 분석

시뮬레이션은 앞서 설명한 네트워크 모델에 먼저 FMMRA를 VS/VD에 아무런 수정을 가하지 않고 적용하였을 때 즉, 큐 길이 정보를 이용하지 않고 VS/VD만을 적용한 실험은 77msec동안 실행하였고, 제안된 알고리즘에서 개선된 사항을 적용하여 큐를

드레인 시키기 위해 큐 길이 정보를 이용한 실험은 100m sec 동안 실행하여 결과를 비교하였다.

그림 4.1은 FMMRA를 VS/VD에 적용한 경우 소스 S1, S2, S3, S4, S5에서의 ACR을 보여준다. FMMRA의 특성으로 인해 fair share 값으로 빠르게 수렴한 후 그 값을 유지하고 크게 진동하지 않는 것을 알 수 있다.

11msec 부근에서 S1은 ACR이 77.5Mbps에서 116.25Mbps까지 증가하고, S2는 77.5Mbps에서 38.75Mbps까지 감소하게 되는데 그 이유는 스위치로부터 케환되어 온 RM셀의 정보로부터 감소 메시지를 받는 시점이 11msec이기 때문이다.




그림 4.1 FMMRA를 VS/VD에 적용한 경우 소스의 전송률




그림 4.2 FMMRA를 VS/VD에 적용한 경우 SW2에서 큐 길이

그림 4.2는 스위치 2에서 큐 길이를 보여준다. 스위치 1에서 스위치 2까지의 링크 길이가 1000km로 소스에서 스위치 1까지 거리에 비해 10배나 길게 된다. 이때, S2의 경우 링크 2를 경유해야 하므로 스위치 2에 연결되어 있는 S3, S4, S5와 대역폭을 나누어 사용해야 한다. 따라서 스위치 2에서 S2가 대역폭을 제한 받게 되므로 케환되는 전파 지연 시

간으로 인해 900셀 정도까지 셀이 쌓이게 되고, FMMRA의 특성으로 인해 큐의 길이가 줄지 않음을 알 수 있다. 또한 큐가 줄지 않음으로 인해 폭주 발생 시 급격한 셀 손실이 일어날 수 있다. 그림 4.3은 링크 2의 이용률을 보여준다. 5.5msec 이후에 S2의 첫 셀이 스위치 2에 도달하게 된 후 S3, S4, S5와 경합을 벌이게 되어 S3, S4, S5 대역폭이 줄고 대신에 S2의 대역이 확보되는 것을 알 수 있다. 또한 FMMRA의 특성에 의해 링크이용률에 큰 진동이 없음을 알 수 있다.




그림 4.3 FMMRA를 VS/VD에 적용한 경우 링크 2 이용률




그림 4.4 제안된 알고리즘의 소스 전송률

그림 4.4는 FMMRA를 VS/VD 스위치에 적용한 후 VD의 큐 길이 정보를 이용하여 큐의 쌓이는 셀을 배출시켰을 때 소스에서의 전송률을 보여준다. 11m sec 부근에서 S2의 ACR이 공평전송률보다 약간 작은 값을 유지하면서 48msec까지 진행되는 것을 보여준다. 이렇게 약간 작은 값을 유지함으로써 큐의 쌓인 셀들을 배출시키게 된다.

그림 4.5는 스위치 2에서 큐의 길이를 보여준다. 5.5m sec부터 15m sec까지 S2의 큐 길이가 급격히

증가하다가 적용된 알고리즘에 의해 큐의 셀들이 배출되어 53msec 부근에서 100셀 정도로 유지됨을 알 수 있다. 그림 4.6은 링크 2의 이용율로 5.5msec에 링크 2에 도달하게 되는 S2가 경합을 통해 대역을 할당받고 S2, S3, S4, S5가 공평하게 대역을 이용하는 것을 보여준다.




그림 4.5 제안된 알고리즘의 SW2에서 큐 길이




그림 4.6 제안된 알고리즘의 링크 2의 이용률

본 실험결과를 통하여 볼 때 FMMRA는 VS/VD 구조에 적합한 ER 알고리즘으로 Max-Min faire share를 달성하였다. 그렇지만 기존 알고리즘을 그대로 적용하였을 때는 ABR의 버스트(burst)한 특성에 따라 버퍼관리에 문제가 발생할 수 있음을 알 수 있고, 제안된 알고리즘을 통하여 큐를 적정 크기로 유지함으로써 이 문제가 해결될 수 있음을 보여준다.

V. 결론

본 논문에서 제안된 알고리즘은 기존의 순수한 FMMRA를 VS/VD 구조에 적용하였을 때 큐의 길

이가 최초 RM 셀이 돌아오기까지의 RTT 만큼에 해당하는 크기로 수렴하고 그 값이 줄어들지 않아 폭주 상황에 대처할 수 없는 문제점을 보완하기 위해 인접한 VD의 큐 길이 정보를 추출하고 RM 셀을 이용하여 VS에 전달하며 VS에서는 공평전송률과 큐의 길이를 같이 고려하여 전송률을 결정하는 방법을 보여주었다. 기존의 순수한 FMMRA를 적용한 시뮬레이션에서 큐에 쌓였던 셀들을 qt1에 해당하는 값까지 배출시킴으로써 안정된 큐의 크기를 확보하여 제안된 알고리즘이 타당하다는 것을 컴퓨터 시뮬레이션을 통하여 입증하였다.


그리고 ERICA 알고리즘에서는 달성하지 못하는 Max-Min fair share를 FMMRA는 빠르게 달성하므로 VS/VD에 더 적합한 알고리즘이라고 볼 수 있다. 또한 QLI를 사용하지 않는 기존의 순수한 FMMRA보다는 QLI를 사용한 제안된 알고리즘의 경우 버퍼 요구량에 있어서 큐를 적정수준의 작은 값을 취하기 때문에 RTT에 따른 최대 큐 성장 값만큼만 유지해도 되므로 큐를 드레인 시키지 않는 기존 알고리즘에 비해 1/2정도의 버퍼크기만 확보해도 충분하기 때문에 버퍼 낭비를 막을 수 있다. 추후 연구되어야할 과제로는 non-VS/VD 스위치와의 연동과 CBR/VBR을 고려한 실제 네트워크 환경에 가까운 알고리즘의 개발이 필요하다.

참고 문헌

- [1] S. Sathaye, "ATM Forum Traffic Management Specification, Version 4.0," *ATM Forum Technical Committee*, Mar. 1996.
- [2] A. Arulambalam et al, "Allocating Fair Rates for Available Bit Rate Service in ATM Networks," *IEEE Communications Magazine*, vol. 34, no. 11, Nov. 1996.
- [3] W. K. Lai, J. Y. Tsai, "A flow control scheme on ATM networks with max-min fairness," *Computer Communications*, vol. 22 no. 6, Apr. 1999.
- [4] R. Jain et al, "Source Behavior for ATM ABR Traffic Management: An Explanation," *IEEE Communications Magazine*, vol. 34, no. 11, Nov. 1996.
- [5] C. Lefelhocz, et al, "Congestion Control for Best-Effort Service : Why We Need a New Paradigm," *IEEE Network*, Feb. 1996.

- [6] L. Roberts, "Enhanced PRCA(Proportional Rate-Control Algorithm)," *AF-TM 94-0735R1*, Aug. 1994.
- [7] D. H. K. Tsang, et al, "A New Rate-Based Switch Algorithm for ABR Traffic To Achieve Max-Min Fairness With Analytical Approximation and Delay Adjustment," *IEEE Communications Magazine*, 1997.
- [8] R. Goyal, et al, "Per-VC Rate Allocation Techniques for ATM-ABR Virtual Source Virtual Destination Networks," 1998. *Proceedings of the Globecom '98*, vol. 3, pp.1778~1785, Nov. 1998.
- [9] J. J. Tirtowidjojo, and B. Qiu, "The BEMO Fair Rate Allocation Algorithm for ABR Service in ATM Networks," *APCC/ICCS '98*, pp.276~280, 1998.
- [10] 김지관 역, 그림으로 보는 표준 ATM. 교보문고, June. 1996.
- [11] 정명수, 정경택, 전병실, "큐의 길이 정보를 부가한 VS/VD의 ABR 트래픽 흐름 제어", 대한전자공학회·한국통신학회, 전북지부 합동학술대회 논문집, pp. 6-11, Dec. 1999.

정 명 수(Myong Soo Cheong)



1997년 2월 : 원광대학교
전자공학과(공학사)
2000년 2월 : 전북대학교
전자공학과(공학석사)
2000년 3월~현재 : 전북대학교
전자공학과 박사과정

<주관심 분야> ATM 트래픽제어

김 남 희(Nam Hee Kim)



1992년 2월 : 군산대학교
정보통신공학과(공학사)
1994년 2월 : 전북대학교
전자공학과(공학석사)
1997년 8월 : 전북대학교
전자공학과(공학박사)
1997년 9월~현재 : 한국표준과학
연구원 박사후연수원

<주관심 분야> 트래픽제어, 광대역통신망, 지능망

김 변 곤(Byeun Gon Kim)



1990년 2월 : 한국항공대학교
항공전자공학과 졸업
(공학사)
1997년 2월 : 전북대학교
전자공학 석사
1997년 3월~현재 : 전북대학교
전자공학 박사과정

<주관심 분야> ATM 트래픽 컨트롤, 무선 ATM
MAC 프로토콜

전 병 실(Byoung Sil Chon)



1967년 2월 : 전북대학교
전기공학과(공학사)
1969년 2월 : 전북대학교
전자공학과(공학석사)
1974년 2월 : 전북대학교
전자공학과(공학박사)

1979년~1980년 : 미국 University Nortre Dame 객
원교수

1974년~현재 : 전북대학교 전자공학과 교수

1998년 4월~9월 : 전북대학교 전기전자회로합성연
구소 연구원 및 소장

1998년 9월~현재 : 전북대학교 학생처장

<주관심 분야> 병렬처리 컴퓨터, Interconnection
Network, ATM 교환기술