

## 실리콘 웨이퍼위에 증착된 실리케이트 산화막의 CMP 슬러리 오염 특성

논문  
13-2-7

### CMP Slurry Induction Properties of Silicate Oxides Deposited on Silicon Wafer

김상용\*, 서용진\*\*, 이우선\*\*\*, 장의구\*

(Sang-Yong Kim\*, Yong-Jin Seo\*\*, Woo-Sun Lee\*\*\*, Eui-Goo Chang\*)

#### Abstract

We have investigated the slurry induced metallic contaminations of undoped and doped silicate oxides surface on CMP cleaning process. The metallic contaminations by CMP slurry were evaluated in four different oxide films, such as plasma enhanced tetra-ethyl-ortho-silicate glass(PE-TEOS), O<sub>3</sub> boro-phospho-silicate glass(O<sub>3</sub>-BPSG), PE-BPSG, and phospho-silicate glass(PSG). All films were polished with KOH-based slurry prior to entering the post-CMP cleaner. The Total X-Ray Fluorescence(TXRF) measurements showed that all oxide surfaces are heavily contaminated by potassium and calcium during polishing, which is due to a CMP slurry. The polished O<sub>3</sub>-BPSG films presented higher potassium and calcium contaminations compared to PE-TEOS because of a mobile ions gettering ability of phosphorus. For PSG oxides, the slurry induced mobile ion contamination increased with an increase of phosphorus contents. In addition, the polishing removal rate of PSG oxides had a linear relationship as a function of phosphorus contents.

**Key Words(중요용어)** : CMP(Chemical Mechanical Polishing), Slurry induced metallic contaminations(슬러리에 이한 금속 오염), gettering(게더링), Polishing removal rate(연마제거율), TXRF(Total X-Ray Fluorescence), PE-TEOS(Plasma Enhanced Tetra-Ethyl-Ortho-Silicate), O<sub>3</sub>-BPSG(O<sub>3</sub> boro-phospho-silicate glass)

#### 1. 서 론

반도체 집적회로가 deep 서브마이크론 영역으로 스케일 다운됨에 따라 CMP(Chemical Mechanical Polishing) 공정이 ULSI 공정의 필수기술이 되었다. 최근에 CMP 공정은 그 중요성이 더욱 부각되어 ULSI topography의 광역 평탄화(global planarization)를 얻기 위한 중요한 기술이 되고 있다. CMP는 기존의 회생막 전면의 식각

공정과는 달리 특정부위의 제거 속도를 조절함으로써 평탄화하는 기술로 웨이퍼 전면을 회전하는 탄성 패드(pad)사이에 화학적인 액상의 슬러리(slurry)를 투입하여 기계적으로 연마하는 기술이다[1]. 현재 IC 생산공정에 CMP 공정기술을 적용하기 위해서는 연마(polishing)와 클리닝(cleaning)을 동시에 고려하여 최적화 시켜야 한다. IC 제조에 있어서 CMP 공정전 입력 웨이퍼의 적절한 제어 능력은 연마 및 클리닝 공정의 안정성을 보장하기 위한 중요한 단계이다. 또한 CMP 공정은 ILD(Inter-Layer Dielectric)층과 내부연결선(interconnection line) 등을 평탄화하는데 매우 주의를 요하는 공정이다[2, 3]. 특히 ILD 층의 완벽한 광역 평탄화를 위해서는 CMP 공정만이 가능하다. 그러나 공정의 특성상 PH adjusted 슬러리(slurry)에 기인하는 입자, K, Na 등과 같은 금속 불순물들이 연마 공정 동안에 웨이퍼 표면에 흡착되어 소자특성을 열화시키

\* : 중앙대학교 전자전기제어 공학부

\*\* : 대불대학교 전기전자 공학부

\*\*\* : 조선대학교 전기제어계측 공학부

(광주광역시 동구 서석동 375, Fax : 062-230-7020 E-mail : wslee@mail.chosun.ac.kr)

1999년 11월 24일 접수, 2000년 1월 20일 심사완료

는 단점을 갖고 있다. 따라서 CMP 공정 후의 원치 않는 불순물을 제거하기 위해 Post-CMP 클리닝이 필요하게 되었다. 본 연구실에서는 그동안 CMP 공정을 이용한 다층 구조의 광역 평탄화[1], CMP 공정에 기인하는 소자특성의 열화를 방지하기 위한 PMD(Pre Metal Dielectric) 구조[4], STI(Shallow Trench Isolation)-CMP 공정 시 연마정지점(End Point Detection)을 찾기 위한 연마시간 조절[5] 등에 대해 발표한 바 있다. 그러나 위에서 언급한 바 있는 CMP 슬러리에 의해 생성되는 K, Ca과 같은 이동성 이온들이나 원치 않는 불순물 오염원에 대한 문제점들을 해결하지 못하고 있었다.

따라서 본 논문에서는 PE-TEOS, O<sub>3</sub>-BPSG, PE-BPSG, PE-PSG와 같은 서로 다른 4개의 ILD 물질의 경우 CMP 슬러리에 의해 생성되는 표면 오염의 정도를 고찰하였다. 그리고 나서 as-deposited 상태의 막과 CMP 공정 후 클리닝(post CMP cleaning)한 막으로 나누어 BPSG 막의 TXRF(Total X-Ray Fluorescence) 표면분석을 통해 오염물질의 종류와 그 정도를 비교하였다.

## 2. 실험

결정 방향이 (100)이고 저항율이 0.8 ~ 1.15 Ω · cm이며, 직경이 200 mm인 봉소(Boron)가 도핑(doping)된 P형 Si 웨이퍼를 사용하였다. TEOS (Tetra-Ethyl-Ortho-Silicate), BPSG(Boron Phospho-Silicate Glass), PSG(Phospho-Silicate Glass)막을 PECVD(Plasma Enhanced Chemical Vapor Deposition)를 사용하여 Si 웨이퍼 위에 증착하였고, O<sub>3</sub>-BPSG 막은 APCVD (Atmosphere Pressure Chemical Vapor Deposition)를 사용하여 얻었다. 모든 산화막의 연마는 Rodel IC-1000 GRV와 CABOT SS-12를 사용한 IPEC 472 연마기에서 수행되었고 연마된 산화막의 Post CMP 클리닝은 Avanti 900 클리너에서 탈이온수(deionized water)를 이용하였다. 산화막 표면의 결함은 Tencor 6420으로 측정하였고 연마 제거율(polishing removal rate)은 Rudolph PE-III 엘립소미터로 평가하였다. TXRF 측정은 Rigaku사에서 제작된 TXRF 3700-LE를 사용하였다.

## 3. 결과 및 고찰

### 3.1 PE-TEOS와 O<sub>3</sub>-BPSG 막의 특성

CMP 공정은 원하는 산화막 두께를 얻기 위하여 패드(pad) 위에 PH adjusted slurry를 사용하여 웨이퍼를 연마시키는 공정이다. 따라서 CMP 공정은 슬러리에 기인하는 입자, 또는 K, Na 등과 같은 금속 불순물이 웨이퍼 표면에 증강되어 소자특성을 열화시키는 단점을 갖고 있다. 본 논문에서는 PE-TEOS와 O<sub>3</sub>-BPSG 산화막의 경우에 가장 작은 입자수를 나타내었고, 연마된 PE-TEOS와 O<sub>3</sub>-BPSG 산화막의 입자밀도는 두 경우 모두 0.05 [defect/cm<sup>2</sup>] 이하의 값을 보였다.

그림 1은 PE-TEOS와 O<sub>3</sub>-BPSG 막의 금속 오염 원을 as-deposited된 상태와 CMP 공정 후로 나누어 비교한 것이다. 그림 1(a)는 as-depo.된 PE-TEOS와 O<sub>3</sub>-BPSG 막의 오염원을 보인 것으로 두 산화막의 주된 불순물은 P(phosphorous), K(potassium), Ca(calciun)이었고 그 외의 불순물은 거의 TXRF의 검출한계(detection limit) 이하의 값을 보였다. 그림 1(a)에 보인 바와 같이 K의 농도는 PE-TEOS와 O<sub>3</sub>-BPSG 둘 다 2 ~ 3 × 10<sup>10</sup> atoms/cm<sup>2</sup>의 값을 나타내었으나, O<sub>3</sub>-BPSG 막의 Ca의 농도는 4 ~ 6 × 10<sup>10</sup> atoms/cm<sup>2</sup> 정도로 PE-TEOS 막보다 더 높은 값을 나타내었다. 그림 1의 (b)와 같은 TXRF 데이터는 CMP 공정 후의 연마된 막에 대한 K와 Ca의 농도는 as-depo.된 산화막의 경우 보다 약 2배 정도 더 높은 값을 보였다. 즉, 연마된 PE-TEOS 막의 K 농도는 대략 10<sup>12</sup> atoms/cm<sup>2</sup>, Ca의 농도는 10<sup>11</sup> atoms/cm<sup>2</sup>인 반면에 O<sub>3</sub>-BPSG 막의 경우에는 K과 Ca의 농도가 각각 3 × 10<sup>12</sup> atoms/cm<sup>2</sup>과 2 × 10<sup>12</sup> atoms/cm<sup>2</sup>으로 높게 나타났다. 이는 동일한 CMP 환경에서 O<sub>3</sub>-BPSG 막이 PE-TEOS 막보다 슬러리에 의해 훨씬 더 오염 받기 쉽다는 것을 의미하는 것이다. BPSG 산화막에서 B(boron)와 P(phosphorus)의 역할이 서로 다르다고 보고되어 있다. Yoshimaru 등[6]에 의하면, B는 산화막 속으로 수분의 침투를 증강시키는 반면에, P는 실리케이트(silicate) 산화막의 softening과 flow 특성을 좋게 해줄 뿐만 아니라 TEOS 막내에서 게더링(gettering) 원소로 알려져 있어[7, 8] 이동성 이온 등과 같은 오염원에 대하여 보호막으로 작용[9]한다고 보고되어 있다. 따라서 BPSG 산화막에 대한 K와 Ca과 같은 슬러리에 의한 오염의 정도는 PE-TEOS 보다 훨씬 더 커졌다. 왜냐하면 BPSG 산화막 내의 P가 K과 Ca 이온을 효과적으로 게더링 시켰기 때문으로 생각된다. Kaufman 등[10]은 TEOS 막에서 발견된 마이크로크래킹(microcracking)으로 인해 브레이크다운 특성이 저

하되고, KOH를 함유하는 슬러리에 의해  $K^+$  이온의 흡수가 일어난다고 보고하였다. 이는 이러한 결합들이 CMP 공정 동안 산화막 표면에서 화학적, 기계적 스트레스를 받기 쉽기 때문이라고 생각한다. 또한 마이크로크랙의 깊이는 500 ~ 2,500 Å의 범위에 있다고 평가하였다. 마이크로크랙이 CMP 공정 중의 연마 공정동안 한번 일어나기 시작하면 이들이 K 이온의 확산경로로 작용하게 되어 결과적으로 K 이온들이 활성화된다면 표면 아래의 500 ~ 2,500 Å의 범위까지 확산될 수 있다. CMP 연마된 산화막의 오염깊이를 관찰하기 위하여 희석된(dilute) HF를 리닝을 수반하는 CMP와 post-CMP 클리닝 공정을 사용하여 실리케이트 산화막의 오염층을 제거하였다.




그림 1. PE-TEOS와 O<sub>3</sub>-BPSG 막의 금속 불순물농도 (a) as-depo. 된 막 (b) CMP 후의 막

Fig. 1. Metallic impurity levels of PE-TEOS and O<sub>3</sub>-BPSG : (a) as-deposited, (b) post-CMP.

TXRF 데이터를 통해 볼 때 약 30 Å을 제거한 산화막 표면 위의 K과 Ca은 연마시키지 않은 막과 거의 동일한 레벨을 나타내었다. 따라서 슬러리에 의해 생성되는 K과 Ca 이온은 실리케이트 표면 아래의 약 30 Å 내에 존재함을 알 수 있다. 또한 Mn과 Ni 레벨은 PE-TEOS 보다 BPSG 막에서 더 높은 값을 나타내었다. 그리고 다른 불순물들은 TXRF의 검출 한계 이하의 값을 나타내었다. O<sub>3</sub>-BPSG의 연마제거율(polishing removal rate)은 PE-TEOS 보다 약 2.7 배 더 높았다. 따라서 O<sub>3</sub>-BPSG 막의 높은 연마제거율은 BPSG 막내의 B와 P의 특성에 밀접한 관계를 갖고 있음을 알 수 있다.

### 3.2 PE-BPSG 막의 특성

B와 P의 전체량(total amount)과 K과 Ca의 오염 정도 사이의 관계를 관찰하기 위하여 BPSG 내의 B와 P의 함량을 변화시켜 그림 2에 나타내었다. 그림 2의 (a)에 보인 것과 같이 B와 P의 전체함량이 증가하는 것은 무관하게 연마된 BPSG 표면 위의 P 레벨은 변하지 않고 약  $1.4 \times 10^{14}$  atoms/cm<sup>2</sup>으로 일정하게 유지되었는데 이는 슬러리와 탈이온수(DIW)로부터 P의 기생오염이 생기지 않았음을 나타내는 것이다. 한편 B와 P 함량 변화에 따른 연마된 BPSG 막의 K와 Ca에 의한 오염정도를 그림 2의 (b)에 나타내었다. Post CMP 공정 결과 BPSG 표면의 K과 Ca 레벨은 as-depo. 된 막 보다 2승 정도 더 증가하는 결과를 나타내었다. 또한 연마된 BPSG에 대한 K과 Ca의 오염정도는 B와 P 함량이 증가함에 따라 변하지 않고 일정하였는데 이는 막 위의 P 레벨이 동일한 값을 갖기 때문으로 생각된다. 앞에서 언급한 것처럼, P는 실리케이트 산화막의 flow 특성을 향상시킬 뿐만 아니라 게더링 능력도 갖고 있지만 B는 P와는 반대로 게더링 효과를 갖고 있지 않기 때문이다. 일반적으로 BPSG 산화막의 연마제거율은 B와 P 함량에 민감하게 의존하고 산화막 밀도에 관계된다.

그림 3은 BPSG 막의 정규화된(normalized) 제거율과 B/P 함량의 의존성을 나타낸 것이다. 그림 3에 보인 것처럼, 정규화된 제거율은 B와 P의 전체 함량의 증가에 따라 선형증가를 하였다. 여기서 B는 습식식각을 지연(retard)시키는[11] 반면에 P는 연마율, 즉 산화막의 제거율을 증강시키는 것을 잘 알 수 있다. 따라서 B와 P는 실리케이트 산화막의 연마제거율을 지배하고 있음을 그림 3으로부터 추론할 수 있다. 위에서 지적한 것처럼 B와 P는 실리케이트 산화막에 있어서 서로 다른 특성을 갖고 있다. 즉, CMP 공정은 O<sub>3</sub>-BPSG와 PE-BPSG 막의 중착 기

법보다는 P의 함량과 같은 산화막 자체특성에 의해 더 영향을 받음을 알 수 있다.




그림 2. B/P 함량에 따른 as-depo.된 막과 연마된 BPSG 막의 TXRF 결과 (a) P 레벨 (b) K과 Ca 레벨

Fig. 2. TXRF results of the as-deposited and polished BPSG as a function of B/P content : (a) P levels (b) K and Ca levels.

### 3.3 PSG 막의 특성

연마된 산화막 표면에 대한 P의 특성을 관찰하고 슬러리에 의해 유기되는 금속 오염에 대한 B의 영향을 무시하기 위해 P 원소만 도핑된 PSG(Phosphorous Silicate Glass) 막을 고찰하였다. 그림 4는 PSG 막의 TMP(Tri Methyl Phosphite) 유속과 P 함량에 따른 P 레벨을 나타낸 것으로 그림 4의 (a)에 보인 것처럼, TMP flow 속도가 증가함에




그림 3. BPSG 막의 정규화된 제거율의 B/P 함량 의존성

Fig. 3. Dependence of B/P contents on the normalized removal rate of BPSG.

따라 as-depo.된 실리케이트 산화막의 P 함량은 선형증가를 하였다. 그림 4의 (b)와 같은 TXRF 데이터는 PSG 표면의 P 레벨은 PSG 막의 P 함량에 따라 선형로그 관계를 가지며 CMP에 의한 기생오염은 없음을 보여주고 있다.

그림 5는 as-depo. 막과 연마된 PSG 막의 P 함량과 P 레벨 변화에 따른 K, Ca 레벨의 TXRF 결과를 나타낸 것이다. 그림 5의 (a)에서 알 수 있는 바와 같이 as-depo.된 PSG 막의 Ca 레벨은 K 레벨보다 약간 높은 반면에, 연마된 막의 Ca 레벨은 K 레벨보다 더 낮은 값을 나타내었다. 게다가 연마된 PSG 표면 위의 K과 Ca 레벨은 P 함량이 증가함에 따라 둘 다 증가하였다. PSG 표면의 P 레벨이 증가함에 따라 슬러리에 의해 생성되는 K과 Ca 오염은 CMP 공정동안 증가한다는 것을 그림 5의 (b)로부터 알 수 있다. 결과적으로 이 TXRF 데이터는 CMP 공정 동안 PSG 막 내의 P 원소의 캐리링 능력에 대한 직접적인 증거이다.

그림 6은 PSG 막의 P 함량에 대한 정규화된 제거율의 의존성을 나타낸 것이다. BPSG 막과는 달리 PSG 막의 정규화된 제거율은 CMP 평탄화 공정 동안 막 내의 P 함량이 증가함에 따라 제거율도 증가함을




그림 4. PSG막의 P 레벨 (a) P 함량에 대한 TMP 유량의 의존성 (b) 막내의 P 함량에 따른 막 표면의 P 레벨

Fig. 4. P levels of PSG : (a) Dependence of TMP flow rates on P content (b) P levels on the film surfaces as a function of P content in the films.




그림 5. as-depo. 된 막과 연마된 PSG막의 TXRF 결과 (a) 함량에 따른 K, Ca 레벨 (b) 표면의 레벨에 따른 K와 Ca 레벨

Fig. 5. TXRF results of as-deposited and polished PSG : (a) K, Ca levels as a function of content, (b) K and Ca levels as a function of levels on the surfaces.




그림 6. PSG 막의 정규화된 제거율에 대한 P함량의 의존성

Fig. 6. Dependence of P content on the normalized removal rate of PSG.

확인할 수 있다. 이것은 Ong 등[4]과 Pennington 등[8]에 의해 발표된 결과와 거의 일치하는 것이다.

#### 4. 결 론

본 논문에서는 CMP 연마된 실리케이트 산화막의 경우 CMP 슬러리에 의해 야기되는 오염을 TXRF 분석을 사용하여 고찰하였다. 모든 실리케이트 산화막은 CMP 공정 동안 KOH를 함유하는 슬러리(potassium hydroxide containing slurry)에 의해 생성된 K과 Ca 등에 의해 주로 오염됨을 알 수 있었다. 연마된  $O_3$ -BPSG 막은 PE-TEOS 막에 비해 훨씬 큰 K과 Ca 오염을 나타내었는데 이는 BPSG 막의 P 이온이 이동성 이온을 게더링 시켰기 때문으로 생각된다. PSG 산화막의 경우에는 슬러리에 의한 이동성 이온 오염은 P 함량이 증가함에 따라 증가하였다.

#### 감사의 글

이 논문은 1999년도 과학기술부 한국과학재단 지정 지역협력연구센터인 조선대학교 수송기계부품 공장자동화 연구센터의 연구비지원에 의해서 연구되었음.

#### 참 고 문 헌

- [1] 김상용, 서용진, 김태형, 이우선, 김창일, 장의구, “Chemical Mechanical Polishing (CMP) 공정을 이용한 Multilevel Metal 구조의 광역평탄화에 관한 연구”, 전기전자재

료학회 논문지, Vol. 11, No. 12, pp. 1084-1090, 1998.

- [2] M. Zaleski, A. Davis, J. Page, and S. Word, “Polishing properties of tungsten CMP slurries”, CMP-MIC Conf., p. 25, 1996.
- [3] W. Ong, S. Robles, S. Sohn, and B. C. Nguyen, VMIC conf., p. 197, 1993.
- [4] 서용진, 장의구, “CMP 공정에 기인하는 소자특성의 열화를 방지하기 위한 PMD 구조에 대한 연구”, 전기전자 재료학회 논문지, Vol. 12 No. 2, pp. 111-117, 1999.
- [5] 김상용, 이경태, 김남훈, 서용진, 김창일, 이우선, 장의구, “STI-CMP 공정을 위한 Pattern wafer와 Blanket wafer 사이의 특성연구”, 전기전자재료학회 춘계 학술대회논문집, pp. 211-213, 1999.
- [6] M. Yoshimaru, H. Matsuhasi, T. Ajioka, and H. Matsui, IEEE/IRPS, p. 22, 1993.
- [7] D. R. Kerr, J. S. Logan, P. J. Burkhardt, and W. A. Pliskin, IBM Journal, 8, 376, 1987.
- [8] P. Balk and J. M. Eldridge, Proceedings of IEEE, 57 (9), p. 1558, 1969.
- [9] S. Pennington and S. Luce, VMIC conf., p. 168, 1992.
- [10] F. B. Kaufman, S. A. Cohen, and M. A. Jaso, Mat. Res. Soc. Symp. Proc. Vol. 365, p. 85, 1995.
- [11] L. T. Lu, Y. S. Lin, C. C. Wei, and F. T. Liou, VMIC conf. p. 210, 1992.