Synthesizable Synchronous VHDL Code Generator Design and Implemetation from SpecCharts

SpecCharts로부터 합성 가능한 Synchronous VHDL 코드 생성기 설계 및 구현

  • 윤성조 (조선대학교 대학원 전자계산과) ;
  • 최진영 (고려대학교 컴퓨터학과) ;
  • 한상용 (중앙대학교 컴퓨터공학과) ;
  • 이정아 (조선대학교 컴퓨터공학부)
  • Published : 2000.11.01

Abstract

가상 프로토타입(Virtual Prototyping: VP) 방법론을 이용하면 내장형 시스템을 설계하고 구현할 때에 비용을 절감하면서 제품의 개발기간을 단축할 수 있다. VP는 S/W component, H/W component 그리고 S/W 와 H/W를 연결하는 Interface component로 구성되어 진다. VP의 구성 요소중 H/W component를 구현하는 방법은 여러 가지가 있었으나 시스템 명세 언어로부터는 하드웨어 컴포넌트로 구현하는 방법을 고려하고자한다. 그러나 시스템 명세 언어로부터 생성된 H/W component 용 VHDL 코드는 항상 합성 가능한 코드라고 할 수 없다. 본 논문에선 시스템 명세 언어로부터 검증을 용이하게 하는 하드웨어 구현을 위하여 명세언어로써 SpecCharts를 이용하고 이로부터 동기적 의미론을 만족하는 합성 가능한 VHDL 코드를 생성하는 방법론을 제시한다.

Keywords

References

  1. D. D Gajski, F. Vahid, S. Narayan and J Gong, Specification and Design of Embedded Systems, Prentice Hall, 1994
  2. Frank Vahid, Sanjiv Narayan, Daniel D. Gajski, 'SpecCharts A 'VHDL Front-End for Embedded Systems.' IEEE Transactions on computer-aided design or integrated circuits and systems. Vol. 14 No 6 June 1995 https://doi.org/10.1109/43.387730
  3. S Narayan, F. Vahid, D. D. Gajski, 'Modeling with SpeeCharts,' Technical Report, 1992
  4. W.C Baker, An Application of a Synchronous / Reactive Semantics to the VHDL Language, M S Report, Department of EECS, University of California. Berkeley, January 1993, UCB/ERL M93/10
  5. Wendell C. Baker, Richard Newton, 'The Maximal VHDL Subset with a Cycle-Level Abstraction,' EURO-DAC, 1996
  6. IEEE Standartd VHDL Language Reference Maual, IEEE. 1987, 345 East 47th., New York, NY 10017 USA. Std 1076 1987
  7. IEEE Standartd VHDL Language Reference Marual, IEEE. 1993, Std 1076-1993
  8. D Harel, 'STATECHARTS : a Visual Formalism for Complex Systems,' in Science of Computer Programming Vol 8, north Holland, 1987 https://doi.org/10.1016/0167-6423(87)90035-9
  9. John R. Levine, Tony Mason and Doung Brown, lex & yacc, O'REILLY, 1995
  10. Yanbing Li, Miriam Leeser, 'HML, a Novel Hardware Description Language and Its Translation to VHDL,' IEEE Transactions on very large scale integration(VISI) systems. Vol. 8, No. 1, February 2000 https://doi.org/10.1109/92.820756