

CDMA방식 중계기용 전력증폭기의 설계에 관한 연구

A Study on the Design of Power Amplifier for the Repeater using Code Division Multiple Access

金 漢 錫*, 金 勳 龍*, 金 大 中*, 李 鍾 岳*

(Han-Suk Kim*, Hoon-Yong Kim*, Dae-Jyung Kim*, and Jong-Arc Lee*)

요 약

본 논문에서는 CDMA 방식 중계기용 전력증폭기의 선형특성을 향상시키기 위해 기존의 전치왜곡 방식과 전방귀환 방식을 혼합한 전력증폭기를 설계·제작하였다. CDMA방식의 이동통신 시스템은 기존의 아날로그 셀룰라 방식과는 사용 스펙트럼 대역폭이 훨씬 크며 증폭기의 비선형성에 의한 채널사이의 혼변조 왜곡을 충분히 제거하여야만 통신이 가능하기에 선형성이 우수한 전력증폭기가 필수적으로 요구된다. 본 논문에서 제작한 전력증폭기는 37dBm, 2-tone 인가시의 IMD 특성이 -50dBc로써 나타났으며, 불요방사 특성도 IS-95 기준을 만족하는 $f_c \pm 885\text{kHz}$ 에서 약 -46dBc, $f_c \pm 1.98\text{MHz}$ 에서는 약 -52dBc로 나타났다.

Abstract

In this paper, a new type of linearization technique proposed, in which the predistorter was added to the feedforward linearizer. As the input power level is applied to HPA, the gain and phase characteristics of the amplifier are also varied. By using of the predistorter the amplitude imbalance and phase imbalance is kept constant. Experimental results are present for Korea PCS frequency band. The center frequency of the feedforward amplifier is 1.843.75 MHz with 1.23 MHz bandwidth. The 2-tone intermodulation distortion at 37dBm output power is about -50dBc, and spurious emission are -46dBc at $f_c \pm 885\text{ kHz}$ and -52dBc at $f_c \pm 1.98\text{ MHz}$, respectively.

I. 서 론

국내의 이동통신은 1984년 1세대 무선통신인 AMPS방식의 아날로그 셀룰라 이동 통신 서비스를 시작한 이래, 급속도로 발전하여 2세대 디지털 셀룰라 이동통신 시스템을 CDMA방식으로 세계최초로 상용

화하였다. 또한, PCS 서비스를 시작하여 개인 디지털 통신시대를 열었다. 이처럼 디지털 변조방식으로 바꾸고 있는 통신기기의 추세에 맞추어 고출력 송신단에 사용되는 선형성이 우수한 전력증폭기에 대한 연구는 필수적으로 진행되어야 한다.[1]

본 논문에서는 1.23MHz의 대역폭을 갖는 CDMA 방식의 통신시스템용 전력증폭기를 설계한후 제작하여 검증하고자 한다.[2] 첫단의 증폭기에 전치왜곡 방식을 사용하여 AM to AM 특성과 AM to PM 특성을

* 建國大學敎 電子工學科

(Dept. of Electronic Eng. Konkuk Univ.)

接受日: 1999年7月26日, 修正完了日: 1999年11月18日

개선시킨후, 종단의 증폭기는 전방귀환 방식으로 IMD 특성을 개선하는 방식을 제안한다. 기존의 전치왜곡 방식은 증폭기의 입력레벨에 따른 이득의 감소량과 위상 왜곡에 반대되는 비직선 특성을 가진 소자를 이용하여 주 증폭기를 선형화하기에 2-tone IMD 개선효과가 타방식에 비해 좋은편이 아니다. 이런 단점을 보완하기 위하여 종단의 증폭기를 전방귀환 방식을 사용하여 비직선 특성을 추출한 후, IMD 성분을 증폭하여 역으로 결합함으로써 선형성을 증대하였다.

II. 전력증폭기 선형화 방식

전치왜곡 방식의 선형화기는 입력 RF 신호가 주 증폭기에서 만들 왜곡 성분을 고려하여 이것과 역의 왜곡 특성을 갖는 전치왜곡 회로를 미리 고출력 증폭기의 입력측에 부가하여 주 증폭기의 출력에 의한 왜곡 성분을 상쇄시키는 방식으로 Schottky diode와 MESFET의 비선형 특성을 이용한 것들이 있는데, 광 대역폭과 넓은 동작 범위를 갖는 특성을 있다.[4][5]

전방귀환방식은 위성 지구국용, 혹은 이동 통신 기지국용으로 많이 사용되어지는 것으로 타 방식에 비해 개선 효과는 뛰어나지만, 입력되는 두 개의 루프 모두가 선형화 정도에 큰 영향을 미치기에 진폭차와 위상의 불균형성을 줄이기 위해 검출기로 진폭과 위상을 검출한 후 교정하여 주어야만 한다.[6][7] 신호가 입력되면 우선은 주증폭기로 신호를 보내고 반송파를 제거하기 위해 일부를 분리시켜 고정적인 위상지연 선로와 가변 위상 변위기로 위상을 180° 차이나게 한 후, 결합하여 반송파를 상쇄시킨다. 반송파가 제거된 오류신호는 다른 경로의 오차 증폭기를 통하여 주증폭기와 같은 크기로 증폭된후 180° 위상지연을 갖도록 하여 오류신호를 상쇄시킨다.

III. 선형화기 구성 모듈 설계 및 시뮬레이션

이 절에서는 제안된 선형화기의 주요 구성 모듈을 설계한다. 선형화기의 주요 부품중에 하나인 전치왜곡기와 이득 및 위상 조절회로를 설계한다.




그림 1. 전방귀한 방식 블록다이아 그램
Fig. 1. Feedforward block diagram.

3.1 CG 방식의 전치왜곡기의 구성

전치 왜곡 선형화기는 Common-Gate MESFET의 pinch-off 영역의 비선형성을 이용한다. Common Gate 방식은 MESFET가 단극, 단방향성으로 동작하기에 다이오드처럼 볼수 있고, 전기적인 스위치회로인 멀티플렉서에 주로 응용된다. 바이어스 전압 $V_{GS} = 0V$ 일 때는 MESFET는 드레인 저항 R_{DS} 와 동가가 되고 V_{GS} 가 $V_{pinchoff}$ 에서 더욱 음의 전압값 사이의 값일 때는 MESFET의 채널저항이 매우 큰값을 나타내게 된다. MESFET을 이용한 선형화기는 다이오드를 이용한 선형화기 보다 높은 전력에서의 선형성이 좋고, 채널의 저항과 캐패시턴스 성분이 다이오드에 비해서 선형화기를 만들기에 적합한 비선형성을 갖는다. 그림 2에는 CG 방식의 선형화기를 나타 냈다.

선형화기는 입출력단에 분리도를 높이기 위해 2개의 90° 하이브리드를 사용하였다. 두 개의 MESFET 중 하나에서는 bias를 동적영역에서 동작하도록 드레인을 접지시키고 V_{GS} 를 적당히 인가하면 이득이 증가하다가 감소하고, 위상지연은 증대되어진다. 나머지 하나에서 bias를 V_{GS} 를 편치오프 영역으로 인가하여




그림 2. CG방식의 MESFET 전치 왜곡기

Fig. 2. MESFET predistortor using CG.

비선형성을 증대시키면 이득의 변화량이 역의 특성을 갖는다. 즉 이득은 증가하며, 위상지연도 감소하는 특성이 나타난다. 양쪽 경로를 통한 출력신호는 다시 90° 하이브리드로 묶이여 동상으로써 합쳐지는데, 출력 신호의 특성은 두신호의 벡터적 합성에 의해 전력 증폭기와 역이 되는 이득은 증가하고 위상지연은 감소한 형태의 전치 왜곡기의 비선형 특성이 나타나게 된다.[4]

선형화기의 설계는 Ansoft 사의 Senenade 8.0을 사용하여 회로를 검증하고 모의실험을 하였다. 선형화기의 사용되어진 MESFET는 Hewlett Packard 사의 ATF-10136으로써 사용대역은 6GHz 까지 사용되는 MESFET로 1dB 압축점은 20dBm 이다.

그림 3은 ATF10136의 잡음지수와 이득특성을 나타내었다.




그림 3. HP ATF-10136의 잡음지수와 이득

Fig. 3. HP ATF-10136 NF and gain.

구성되어진 선형화기의 회로는 90° 하이브리드를 입출력 단에 결합하여 각 MESFET에서 반사되는 성분에 대한 분리도를 증가시키는 형태로 구성되었고 그림 4에 나타내었다.

MESFET에 나누어진 신호의 벡터적 합성에 의해 최종단에 출력되어지는데 진폭변화와 위상변화는 그

림 5에 나타내었는데 그림 5(a)에서 입력이 0 dBm 까지 진폭이 거의 변화가 없으면, 10dBm일시에 진폭은 증가된다. 그림 5(b)에서는 입력 10dBm에서 위상의 지연이 감소함을 알수 있다.

모의시험에 사용되어진 기판은 TACONIC사의 RF-35-0200으로 유전율이 3.5 기판의 두께는 0.508mm 동판의두께는 17 μ m이다.






그림 4. 구성된 전치왜곡기 회로
Fig. 4. Configuration of predistortion linearizer circuit.



(a)



(b)

그림 5. 전치왜곡 선형화기의
(a) 진폭과 (b) 위상의 출력

Fig. 5. Output of predistortion linearizer (a) magnitude (b) phase.

3.2 이득 및 위상 조절회로 설계

위상 조절회로는 버택터 다이오드를 2개 사용한 경우로 마이크로스트립 라인의 레이아웃(layout)을 고려하여 가변위상변위기를 설계하였다. 90° 하이브리드 결합기는 전치왜곡기에 사용되었던 것이며 다이오드는 Alpha사의 SMV1142를 사용하였다.




그림 6. 가변 위상변위기 회로

Fig. 6. Variable phase shifter circuit.




그림 7. 제어전압에 따른 가변위상 변위기의 위상변화

Fig. 7. Phase variation of variable phase shifter.

그림 7.는 제어전압 변화에 따른 위상변화를 나타낸 것이다. $-0.5 \sim -3V$ 의 제어전압 범위에서 최대 위상변화량은 45° 이다.

본 연구에서는 제안된 선형화기는 전치왜곡 방식을 적용하여 전력증폭기 전단에 선형화기 부과하여 위상 왜곡을 줄이기에 큰 위상 변화가 필요하지 않으며, 작은 위상 변화로 이어도 선형화기에 적용할 수 있다.

전방궤환 방식에서는 방향성 결합기를 사용하여

입력신호의 일부만을 궤환 시키기에 그리 큰 감쇠량이 필요치 않다. 가변 감쇠회로는 π 형 감쇠기를 응용한 흡수형 구조로써 감쇠기의 감쇠량은 대략 $-20dB$ 정도를 갖는다. 감쇠기의 회로는 그림 8에 나타내었고, 제어 전압에 따른 감쇠비는 그림 9에 나타나 있다. 이 감쇠기 입력전력이 $20dBm$ 이 되어질 때까지는 입력신호에 대해 평탄한 감쇠 특성을 보여준다. 감쇠기에 사용한 다이오드는 HP 사의 HSMP3890이다.




그림 8. 가변 감쇠기의 회로

Fig. 8. Variable attenuator circuit.




그림 9. 제어 전압을 인가할 시 입력신호의 변화에 따른 감쇠량

Fig. 9. Variable attenuation to control voltage.


3.3 주 증폭기의 설계

주증폭기는 일반적으로 고출력의 MESFET를 사용하여 증폭시키는데 선형성을 유지하기 위해서는 최대 출력 범위보다 백오프 시켜야만 선형성을 유지할 수 있고 최종 출력단에서는 아이솔레이터를 이용하여 고


조파의 간섭을 제거하여야 한다.

설계에 사용된 MESFET는 후지쯔 사의 FLL 200IB-2으로써, 입력 전압에 대한 1-dB 압축점이 45dBm이며, 이때의 이득은 약 11dB 정도의 MESFET이다.

증폭기의 입출력단의 반사되는 성분을 줄이기 위해 정합회로를 설계해야 한다. 전력증폭기는 대신호를 다루기에 제조사에서 주어지는 대신호 대신호 S-파라미터를 사용한다.



(a)



(b)

그림 10. FLL 대신호 S-파라미터;

(a) S_{11}, S_{22} (b) $S_{21}, 40*(S_{12})$

Fig. 10. Large signal S parameter;

(a) S_{11}, S_{22} (b) $S_{21}, 40*(S_{12})$.

그림 10은 Senenade 8.0으로 제조사에서 주어진 FLL200IB-1의 대신호 S-파라미터를 해석하여 나타내었다. 바이어스 전압은 $V_{ds} = 10V$ 에 $I_{ds} = 4800mA$ 이다.

대신호 S-파라미터를 이용하여 입 출력단의 정합회로 설계하기 위해서는 스미스 차트 상에서 일정 가용 전력이득원과 일정전력 이득원을 그린 후 이중에서 안정도가 높고 입출력 정재파비가 낮은 한 점의 반사계수 값을 정한 후 이점에 대한 정합회로를 구현한다.

일정 전력 이득을 15 dB로 잡아 정재파 비가 적은 점의 값을 반사계수 평면에서 구하면 그 점은

$G_s^* = 0.942 + j0.741$ 이고 이 값에 대한 부하 반사계수 평면의 값은 $G_L^* = 0.437 + j0.225$ 이다. 그림 11에 그 점을 나타내었다.




그림 11. 반사계수 평면에서 구한 입출력 정합 점

Fig. 11. Input, output matching point at reflection coefficient plane.

구해진 반사계수 점으로 정합회로 개방스터브 형태로 설계하였다. 설계된 회로를 모의 실험하여 한 단의 전력 증폭기 갖고 있는 특성을 살펴보면 1dB 압축점이 44dBm이고 이득의 감소 추이는 입력 신호가 33 dBm 일 때부터 나타냈다. 이때 MESFET에 걸어준 바이어스 전압은 $V_{ds}=10V$ 와, $V_{gs}=-0.7V$ 를 인가하였다.

IV. 실험 및 고찰

그림 12는 제작된 10W 출력을 갖는 CDMA 방식 중계기용의 전력증폭기 PCB를 나타내었다. 제작된 전력증폭기의 주요규격은 표1과 같다.




그림 12. 제작된 전력증폭기의 PCB

Fig. 12. PCB of manufactured power amplifier.

표 1. 제작된 전력증폭기의 주요 규격

Table 1. Power amplifier specification.

항 목	특 성
주파수 대역	1840 MHz ~ 1870MHz
최대출력	40.0 dBm(10W)
이득	40 /± 1.0dB
DC 입력전압	12V /± 1V
DC 입력전류	8000 mA (typ)

전력증폭기의 선형특성을 실험하기 위하여 HP 8594E 스펙트럼 분석기와 신호발생기는 기지국 신호와 유사한 CDMA 신호를 만들어내는 HP D300A 두 대를 이용하여 실험하였다.


2-tone IMD 실험을 위해 두 신호간의 주파수 간격은 885kHz를 사용하여 실험하였다. 그림 13은 선형된 전력증폭기와 선형화 시키지 않은 AB 전력증폭기의 2-tone IMD 왜곡특성을 나타내었다.

표 2. PCS 중계기의 불요방사 허용기준

Table 2. PCS repeater spurious emission.


항 목	KTF 허용기준
$fc \pm 885$ kHz	@RBW 30kHz 최소 -29dBc
$fc \pm 1.98$ MHz	@RBW 30kHz 최소 -45dBc
$fc \pm 2.25$ MHz	@RBW 30kHz 최소 -50dBc

CDMA 통신시스템에서는 전력증폭기의 상호변조 왜곡신호의 발생량은 인접채널의 영향을 주기에 이를 제한하기 위하여 불요방사 허용기준을 표 2에 나타내었다.



(a) 선형화 된 전력증폭기

(a) Linearized power amplifier




(b) 선형화 되지 않은 AB급 전력증폭기



(b) Nonlinearized AB class power amplifier

그림 13. 전력증폭기 2-tone IMD특성

Fig. 13. 2-tone IMD characteristic of power amplifier(@output power 40dBm).

그림 14에서는 선형화 된 전력증폭기의 불요방사특성을 나타내었다.

(a) f_c 에서 885 kHz의 불요방사특성(a) spurious emission at $f_c \pm 885$ kHz

(b) f_c 에서 1.98 MHz의 불요방사특성(b) spurious emission at $f_c \pm 1.98\text{MHz}$ 

(c) 중심주파수에서 2.25 MHz의 불요방사특성

(c) spurious emission at $f_c \pm 2.25\text{MHz}$

그림 14. 출력 40 dBm에서의 선형화된 전력증폭기의 불요방사특성

Fig. 14. Spurious emmission of linearized amplifier at output power 40dBm.

V. 결 론

본 연구에서는 이동통신 시스템의 송신단에 사용되는 1.855 MHz 대역의 10W급 전력증폭기를 설계하였다. 고출력 증폭기의 비선형성을 보상해 주기 위해 전방궤환 방식과 전치왜곡 방식을 결합한 선형 전력증폭기를 시뮬레이션으로 각 부분의 회로를 설계하여 제작하였다.

전방궤환 방식의 이득감소 특성과 위상지연 특성을 개선하기 위하여 주증폭기의 전단과 애리 증폭기에 전단에 전치왜곡 선형화기를 설치하여 각 증폭단에서 만들어질 이득왜곡 성분과 위상왜곡 성분을 최소화 하였다. 이러한 방식은 기존의 적응성을 증대시키기 위해 애리 제거루프를 여러개를 사용하는 방식이나 디지털 방식의 제어회로를 사용하는 전방궤환

방식보다 회로의 복잡성 및 부품의 수를 줄였다.

디지털 변조방식으로 바꾸고 있는 통신기기의 추세에 맞추어 고출력의 송신단의 선형 전력 증폭기에 대한 연구는 필수적으로 진행되어야 할 것이다. 그리고 본 연구는 10W의 출력의 PCS 대역의 전력증폭기에 대한 연구이기에 앞으로 더 높은 주파수인 WLL이나 IMT2000용 대한 연구와 출력을 향상시키는 연구가 병행하여 추진 되어야 할 것이다.

참 고 문 헌

- [1] N. Pothecary, *Feedforward linear power amplifier*, Artech House, 1999.
- [2] Dahlman, E., et al., "UMTS/IMT-2000 Based on Wideband CDMA," *IEEE Communication magazine*, Sept. 1998, pp. 70-80.
- [3] R. S. Tucker, "Third-order Intermodulation Distortion and Gain Compression in GaAs FET," *IEEE Trans. Microwave Theory Tech.*, vol.MTT-27, pp. 400-408, May. 1979
- [4] T. Nojima and Y. Okamoto, "Predistortion nonlinear compensator for microwave SSB-AM system," in *ICC'80 Conf. Rec.*, vol. 2, pp. 33.2.1-33.2.6, June 1980.
- [5] M. Faulkner, M. Johanson, "Adaptive Linearization Using Predistortion-Experimental Results," *IEEE Trans. on Vehi. Tech.*, Vol. 43, No. 2, may 1994.
- [6] M. T. Mickson, "High efficiency feedforward linearizers," *24th european microwave conference 94*.
- [7] H. Seidel, "A Microwave feedforward experiment," *Bell Syst. Tech. J.*, vol.50, pp. 2879-2916, 1971.
- [8] Inder Bahl, Prakash Bhartla, *Microwave Solid State Circuit Design*, Wiley, 1976.

저자소개



金 漢 錫 (學生會員)

1992년 건국대학교 전자공학과 졸업(공학사), 1994년 건국대학교 전자공학과 졸업(공학석사), 1997년~1998년 (주)CTI 중앙연구소 주임연구원, 1995년~현재 건국대학교 일반대학원 박사과정.



金 勳 龍 (會員申請中)

1997년 수원대학교 전자재료공학과 공학사, 1999년 건국대학교 전자·정보통신공학과 공학석사.

金 大 中 (學生會員)

1995년 건국대학교 전자공학과 졸업 (공학사). 1997년 건국대학교 전자공학과 졸업 (공학석사). 1997년~현재 건국대학교 일반대학원 박사과정.



李鍾岳 (正會員)

제3권 제 1호 논문 99-01-05 참조.
1976년~현재 건국대학교 전자·정보통신공학과 교수.