Acknowledgement
Supported by : 성균관대학교
Journal of the Korean Society of Industry Convergence (한국산업융합학회 논문집)
- Volume 2 Issue 2
- /
- Pages.109-114
- /
- 1999
- /
- 1226-833X(pISSN)
- /
- 2765-5415(eISSN)
Case Study of a Cost Estimation for the Signal Processor through System Partitioning and Synthesis
시스템 분할과 합성을 이용한 신호처리기의 비용예측에 관한 사례연구
- Kim, Jong-Tae (School of Electrical and Computer Engineering)
- 김종태 (성균관대학교 전기전자컴퓨터공학부)
- Received : 1999.07.08
- Accepted : 1999.10.18
- Published : 1999.10.31
Abstract
본 논문에서는 응용 주문형 집적회로 (ASICs)로 구현되는 신호처리기의 비용 예측 방법을 소개한다. 비용 예측은 디자인의 초기 단계에서 다양한 설계 사양들을 비교하여 성능과 비용 면에서 최적의 설계를 찾는데 도움을 준다. 본 비용 예측 방법은 Computer-Aided Design 도구들을 이용하여 시스템 동작 표현으로부터 시작하여 시스템 분할과 상위 수준 합성을 거쳐 레지스터 전송 수춘 단계에서 비용 예측을 실행한다. 사례 연구로 SWIR focal plane으로부터 생성되는 신호를 처리하는 신호처리기의 비용 예측을 실험한다. IBM 1.0 마이크론 기술의 CMOS 표준 셀을 적용하여 실험을 한 결과 각 채널로부터 전달되는 데이터를 실행하기 위해서는 3개의 칩이 필요했다.