

ATSC-VSB 복조 IC의 기술 개발 동향

오지성, 김기범, 송동일
삼성전자(주) 중앙연구소

요약

ATSC-VSB 규격은 미국형 지상파 디지털 방송의 전송부 변복조 기법으로 채택된 것으로 현재 선진 가전 업체들을 중심으로 상용 DTV를 위한 VSB 복조 IC가 개발 발표되고 있다. VSB 복조 IC는 동기부에 적용하는 기술에 따라 아날로그 혹은 디지털 방식의 다양한 구조를 가지게 된다. 본 고에서는 디지털 방식의 VSB 복조 IC를 구성하는 기본적인 기능 블록의 구성에 대해 살펴보고, 현재 세계 각국의 업체들에서 개발한 IC 들을 개발 방식에 따라 분류하고 그 특성을 비교하였다.

I. 서론

최근 정보의 처리 방법이 기존의 아날로그 방식에서 디지털 방식으로 변화함에 따라 매우 다양한 형태의 정보 서비스가 가능해지고 각 미디어간의 융합이 활발히 이루어지고 있다. 특히, 이러한 멀티미디어 서비스를 위해 영상 및 음성을 기반으로 하는 방송 산업에서도 디지털 TV (Digital TV, DTV)를 중심으로 하여 새로운 방송 방식에 많은 관심이 모아지고 있다. 이미 미국, 유럽 등 선진국에서는 독자적인 DTV 규격을 결정하여 본격적인 디지털 방송을 제공하고 있다.

디지털 방송의 실현을 위해서는 6MHz의 대역폭을 갖는 기존의 TV 채널에서 영상 및 음성 신호를 전송하기 위해 충분한 비트 전송율을 확보할 수 있는 변복조 기법이 매우 중요하다. 1998년 11월부터 지상파 디지털 TV 방송을 시작한 미국은 이미 1995년 ATSC (Advanced Television Systems Committee)에서 제안한 디지털 VSB (Vestigial Sideband) 방식을 변조 기법으로 채택하여 발표하였다[12]. 이에 따라 선진 가전 업체들을 중심으로 VSB 수신 시스템 개발이 본격화되었고 최근에는 VLSI 설계 기술을 이용한 단일칩의 VSB 복조 IC를 개발하기에 이르렀다.

본 고에서는 ATSC-VSB 수신 시스템을 위한 복조 IC의 개발 동향에 대해 고찰한다. VSB 복조용 IC는 동기부 (synchronization block)의 설계 기법에 따라 여러가지 방식으로 구현될 수 있다. 특히, 반송파 복원(carrier recovery)이 아날로그 혹은 디지털 방식으로 수행되는지 여부에 따라, IC의 구조가 달라지며 VSB 수신 시스템의 특성을 결정하게 된다. ATSC에서 권고한 VSB 수신 시스템은 아날로그 방식의 반송파 복원 구조를 채택하고 있으나, 최근에 발표되고 있는 단일칩 구조의 VSB 복조 IC의 경우에는 디지털 방식을 채택하는 경향이 있다. 본 고에서는 ATSC-VSB 수신 시스템을 간단히 소개하고, 완전 디지털 방식의 VSB 복조용 IC의 구현 기법에 대해 서술한다. 그리고, 현재 개발된 VSB 복조 IC들의 구조 및 특성을 상호 비교 설명한다.

II. ATSC-VSB 수신 시스템

VSB 변조 기법은 SSB (single sideband) 변조 방식의 일종으로서 고화질 TV의 신호 전송에 필요한 주파수 대역폭을 최소화할 수 있어 ATSC의 표준 규격으로 채택되었다. ATSC의 전송 규격은 6 MHz 대역의 채널에서 DTV 신호를 전송하기 위해 10.76 Msymbol/sec의 심볼 전송율을 가지며, 지상 방송 모드인 경우는 8레벨의 VSB(8-VSB)를, 고속 데이터 전송 모드인 경우는 16레벨의 VSB(16-VSB)의 변조 방식을 사용하도록 규정하고 있다. ATSC-VSB 규격은 그림 1과 같은 데이터 형식을 가지며 변조된 신호의 스펙트럼은 그림 2와 같다.

ATSC에서 권고한 VSB 수신 시스템은 그림 3과 같이 크게 튜너 및 중간 주파수 처리부(tuner & intermediate frequency processing block), 반송파 복원부(carrier recovery block), 동기 및 심볼 타이밍 복구부(synchronization & timing recovery block), NTSC 간섭신호 제거 필터부(NTSC interference rejection filter block), 채널 등화부(channel equalizer block), 위상 추적부(phase tracking block), 데이터 검출부(data detection block)로 구




그림 1. ATSC-VSB의 전송 데이터 형식

성되어 있다[2]. 이 그림에서 튜너를 거쳐 수신된 VSB 신호는 IF(intermediate frequency) 협대역 통과 필터와 FPLL (frequency phase lock loop)에 의하여 기저대역 신호로 복조된 후, 심볼 타이밍 복구 회로에 의해 제어되는 VCXO (voltage controlled crystal oscillator)에 동기된 A/D 변환기를 이용하여 디지털 값으로 변환된다. 한편, 심볼 타이밍 복구 과정과 동시에 동기 검출이 이루어져 채널 등화기 및 데이터 검출부에서 이용할 동기 신호를 발생시킨다. 디지털 값으로 변환된 DTV 신호는 채널 등화기로 입력되어 다경로 전송 채널에서 발생하는 페이딩의 영향을 감소시킨다. 만일 동일 채널에 NTSC 신호가 존재하는 경우는 이를 효과적으로 제거하기 위해 채널 등화기 앞단에 NTSC 제거 필터를 사용한다. ATSC-VSB 수신 시스템은 수신된 VSB 신호로부터 NTSC 신호 포함 여부를 결정하여 자동적으로 NTSC 제거 필터의 구동 여부를 결정하도록 설계되어 있다. 한편, 채널 등화기를 거친 VSB 신호는 데이터 검출기에 의해 DTV를 위한 데이터를 검출하게 된다. 데




그림 2. VSB 송신 신호의 스펙트럼

이터 검출기는 전송중에 부가된 오류를 정정해주는 오류 정정(error correction) 기능을 포함하여 송신된 데이터의 정확한 값을 복원한다. 데이터 검출기에는 산발 오류에 강한 트렐리스 복호기(trellis decoder), 전송중 야기되는 군집 오류를 산발 오류로 변환시키는 디인터리(de-interleaver), 그리고 군집 오류의 정정 능력이 뛰어난 리드-솔로몬 복호기(Reed-Solomon decoder)로 구성되어 마지막으로 랜덤화된 데이터를 복구하는 디랜더마이저(de-randomizer)가 포함된다.

ATSC는 미국 Zenith사에서 제작한 prototype 시스템을 근간으로 하여 표준 VSB 수신 시스템을 권고하였는데, 이 시스템이 일반적인 디지털 통신 시스템과 구별되는 특징은 반송파 복원부가 아날로그 방식으로 구현된다는 점이다[3]. ATSC에서 제시한 아날로그 방식의 VSB 반송파 복원 기법을 그림 4에 나타내었다. 아날로그 방식으로 반송파 복원을 수행할 경우, 전체 VSB 수신 시스템 내에 아날로그 부분과 디지털 부분이 공존하게 되어 시스템의 구조가 복잡해지고 여러 잡음 및 간섭에 민감하여 전체적인 시스템 성능을 열화시키며 양산성이 떨어진다는 단점을 가진다. 또한, VSB 수신 시스템의 상용화를 위해 VLSI 기술을 이용한 VSB 복조 IC를 개발할 경우에 있어서도, 아날로그 부분의 처리가 용이하지 않게 되어 완전한 단일칩의 개발이 불가능하다. 따라서 최근의 VSB 복조 IC 개발 동향은 [4]에서 제시하는 바와 같이 완전 디지털 방식의 반송파 복원 기법을 채택하고 있다.




그림 3. ATSC가 권고한 VSB 수신 시스템의 블럭도




그림 4. 아날로그 방식의 VSB 반송파 복원 기법

III. VSB 복조 IC의 ASIC 구현

본 장에서는 [5]에서 제시한 VSB 복조 IC를 근간으로 하여 완전 디지털 방식의 반송파 복원 기법을 적용한 VSB 복조 IC의 ASIC 구현에 대해 고찰한다. 디지털 반송파 복원 기법을 채택한 VSB 복조 IC의 세부 구조는 개발 업체에 따라 약간의 차이는 있으나 [5~10], 전체적으로 디지털 반송파 복원부를 포함한 동기부, 정합 필터 및 NTSC 제거 필터, 채널 등화기와 위상 추적기, 에러 정정 복호부로 구성된다.

1. 동기부

VSB 수신 시스템에서 반송파 복원은 송신부에서 삽입된 pilot tone을 이용하여 이루어진다. 삽입된 pilot tone의 주파수는 억압 반송파(suppressed frequency) 주파수와 동일하므로 이 주파수에 대해 Citta가 [3]에서 제안한 FPLL을 적용하면 반송파 복원을 이룰 수 있다. ATSC 권고안의 VSB 시스템은 Citta의 FPLL을 그대로 적용하여 반송파 복원을 수행하는데, 이 경우 시스템의 FPLL 부는 아날로그 신호 처리를 수행하므로 수신 시스템의 ASIC화 즉, SOC(system-on-chip)화에 상당한 어려움이 있다. 이러한 문제점을 해결하기 위해 최근에 개발되고 있는 여러 VSB 복조 IC는 그림 5와 같이 완전 디지털 FPLL (DFPLL) 방식으로 구현하여 반송파 복원을 수행한다. 완전 디지털 반송파 복원 기법에서는 먼저 출력을 디지털 신호로 변환하기 위하여 IF 대역 신호를 pilot tone이 기저 대역 근처에 위치하도록 이동시켜 낮은 주파수의 2차 IF(2nd IF) 신호로 변환한후, 두 배의 심볼 레이트로 A/D 변환을 수행한다. 이 신호는 힐버트 변환기(Hilbert transformer)를 거쳐 복소 신호로 변환이 되고, 이것이 NCO (numerically

controlled oscillator)에 의해 기저 대역 신호로 복조되므로써 반송파 복원이 완료된다. NCO의 제어를 위해 DFPLL 내부에는 수신 신호의 주파수 오차를 계산하는 AFC LPF (automatic frequency control low pass filter)와 위상 오차를 추출하는 APC LPF (automatic phase control LPF)가 존재한다. 이 과정에서 NCO를 제어하기 위해 pilot tone만을 추출하기 위한 별도의 복소 필터가 이용되기도 하는데[4], 이 방법은 반송파 복원에 직접 이용되는 pilot tone 성분만을 추출하여 반송파 복원의 성능을 향상시키기 위함이다. 즉, VSB 수신 시스템에서 반송파의 복구 과정은 파일럿(pilot) 신호의 주파수 및 위상을 추적하는 과정이라 할 수 있으므로 전송 데이터에 의해 생성되는 주파수 신호 성분은 반송파 복구 과정에서는 잡음과 마찬가지로 영향을 미치게 되기 때문이다.




그림 5. 디지털 방식의 반송파 복원 회로

동기 검출기는 복조된 수신 심볼열로부터 동기 신호들의 위치를 찾아내는 역할을 수행한다. VSB 데이터 프레임 내에는 그림 6과 같이 필드 및 세그먼트를 구별하는 동기 신호가 존재하는데, 동기 신호는 채널 등화기 및 데이터 검출부의 구동 시점으로 사용되며 특히, 필드 동기 신호 내에는 채널 등화를 위한 훈련 신호(training sequence)가 포함되어 있다. 동기 검출기는 데이터 심볼 상관기를 이용하여 세그먼트 동기 및 필드 동기를 검출한다. 세그먼트 동기 신호는 $\{+5, -5, -5, +5\}$ 의 진폭을 가지는 2 레벨의 신호로서 각 세그먼트의 앞단에 존재한다. 그리고 필드 동기 신호는 1개의 511 PN(pseudo number) sequence와 3개의 63 PN sequence로 구성된다. 이들 동기 신호들은 규정된 기준값을 가지고 있으므로 수신기에서 데이터 심볼 상관기를 이용하여 검출할 수 있다. 한편, 세그먼트 동기 검출 과정과 동시에 심볼 타이밍 복구가 수행된다. A/D 변환된 수신 신호에 타이밍 에러가 존재하면 세그먼트 동기 신호의 데이터 값이 기준값과 차이를 나타내는데, 이 값을 타이밍 오차 값으로 이용하여 심볼 타이밍 오차 검출 특성 곡선을 유도할 수 있다. 타이밍 에러 값으로부터 타이밍 복구를 수행하는 기법으로 타이밍 에러 값을 D/A 변환기를 통해 아날로그 신호로 변환하여 VCXO를 제어하는 방법과[5,6,7,8,10] D/A 변환기를 사용하지 않고 보간 필터(interpolation filter)를 적용하여 디지털 방식으로 타이밍 에러를 복구시키는 방법이 있다[9,11]. 이에 대해서는 다음 4장에서 자세히 살펴 보기로 한다.


동기부의 마지막 기능 블럭인 자동 이득 조절기는 비동기모드(non-coherent mode)와 동기모드(coherent mode)로 구동된다. 비동기모드는 반송파 복원 및 타이밍 복구 이전에 수신 신호의 크기가 A/D 변환기의 범위를 초과하지 못하도록 수행된다. 심볼 동기가 이루어

지지 않은 상태에서 신호의 이득을 조절하게 되므로 수신 신호 전부를 이용한다. 수신 신호의 절대값을 취하고 이 값의 평균을 바탕으로 하여 미리 정해 놓은 기준 값과의 차이를 근거로 하여 루프(loop)를 구성한다. 이 루프의 출력 값에 따라 튜너 및 중간 주파수 회로부에서 신호 이득을 가감하게 된다. 동기 모드는 반송파 복원 후 데이터 세그먼트 동기 신호가 검출되었을 때 검출된 세그먼트 동기 신호의 진폭을 이용하여 신호 이득 제어신호를 생성한다.

2. 정합 필터와 NTSC 제거 필터

정합 필터는 송신 시스템의 성형 필터와 동일한 필터로서 열잡음에 대한 성능 열화를 방지하는 역할을 한다. ATSC에서 권고한 VSB 시스템과 참고문헌 [6]에서는 IF 대역에서 SAW (surface acoustic waveform) 필터로 정합 필터를 대신하고, 별도의 디지털 필터는 채용하지 않았다. IF 대역에서 구현된 정합 필터는 반송파 복원 과정과 신호 정합을 동시에 수행하므로써 신호 정합이 보다 용이한 장점이 있는 반면, SAW 필터의 정확도에 따라 신호 정합 성능의 변화가 매우 심한 단점이 있다. 따라서 현재 대부분의 VSB 복조 IC의 경향은 IC 내부에서 별도의 디지털 필터를 이용하여 신호 정합을 수행하고 있다. IC 내부에서 디지털 정합 필터는 반송파 복원부 전, 후단에 모두 위치 할 수 있는데, 전단에 위치할 경우는 [6]에서의 SAW 필터와 마찬가지로 수신 신호의 주파수 오차에 따라 신호 정합 특성이 변화하며[7], 후단에 위치할 경우는 VSB의 SSB 특성에 의해 half Nyquist 필터링이 수행되기도 한다[10].

ATSC-VSB 시스템 규격에서는 디지털TV 방송과 기존의 아날로그 NTSC 방송의 동일채널 동시방송에



* For trellis coded terrestrial 8 VSB the last 12 symbols of the previous segment are duplicated in the last 12 reserved symbols of the field sync.

그림 6. ATSC-VSB의 필드/세그먼트 동기 신호

다른 화질 열화를 방지하기 위해 NTSC 동일채널 간섭 제거 필터 (NTSC Rejection Filter, NRF)를 채택하고 있다. NTSC 동일채널 간섭신호의 제거는 전송단의 전치 코더 (pre-coder)와 수신단의 후단 콤파터 (post-comb filter)를 이용하여 수행된다[1]. 현재 발표된 VSB 복조 IC중 일부를 제외한 대부분의 칩이 이러한 NRF를 채용하고 있다. NRF는 NTSC 성분의 영향을 최소화하여 수신 데이터의 오류를 감소시키기 위한 것이나 후단 콤파터에 의해 입력 신호의 레벨이 기존의 8 레벨에서 15 레벨로 증가하게 되어, 수신 SNR 대비 비트 오류율이 약 3dB 정도 감소하게 된다. 또한, NRF의 구동에 따른 심볼 레벨의 변화는 NRF 이후, 심볼 판정을 이용하는 채널 등화기, 위상 추적기, 그리고 트렐리스 복호기의 구성이 8 레벨과 15 레벨에 대응하도록 고려해야 하는 불편한 점이 있다. 그러므로, 최적 상태의 시스템 성능을 유지하기 위해서 NTSC 신호 유무에 따라 자동적으로 NRF의 구동 여부를 결정하는 기법이 VSB 복조 IC에 구현되고 있다.

3. 채널 등화기와 위상추적기

채널 등화기는 채널에 의한 신호 일그러짐을 보상해 주므로 지상파 디지털TV 수신기에서는 매우 중요한 역할을 수행한다. 채널 등화기의 구현 방식은 개발된 복조 IC 들마다 고유한 특징을 가지는데 일반적으로 LMS 방식의 적응 필터 구조를 채택하며, 훈련열 신호 뿐만 아니라 데이터 결정 궤환 (decision-directed feedback) 이나 블라인드 등화 기법 등도 적용하고 있다. 채널 등화기의 설계에 있어 첫단계는 다루고자 하는 다중 경로의 최대 지연 시간과 제거 가능한 부경로 에너지 값을 결정하는 일이다. [5]에서는 LMS 방식의 256 탭 필터로서 채널 등화기를 구현하였는데, 이 중 56 탭은 순방향 필터로 사용하고, 200탭은 결정 궤환 필터로 사용하였다. 이 경우 제거 가능한 다중 경로의 지연 시간 범위는 $-5.0\mu\text{s} \sim 19.8\mu\text{s}$ 가 된다. 이 채널 등화기는 하나의 511 PN 신호와 세 개의 63 PN 신호를 훈련열 신호로 사용하였고, 데이터 결정 궤환 기법을 병행 적용하였다. 채널 등화기는 복조 IC의 구성 요소 중 하드웨어 요구량이 가장 크기 때문에 구성 신호의 데이터 비트 수 조정이 최적화 되도록 하여야 한다. 또한 채널 등화기를 구성하는 다수의 곱셈기 및 덧셈기의 구조도 하드웨어 복잡도를 좌우하므로, 이들을 효율적으로 구현하기 위해 booth 곱셈 기법, carry save/select 덧셈 기법 등이 적용되고 경우에 따라서는 채널 등화기의 구동 클럭 주파수를 증가시켜 필터 탭의 시분할 연산 구조 등이 채택되기도 한다[5].

위상추적기(phase tracking loop, PTL)는 FPLL과 연계하여 FPLL에서 제거되지 않은 잔류 위상 에러를 제

거하는 기능을 수행한다. 위상 추적기에서는 입력된 I 신호 (in-phase signal)를 이용하여 디지털 필터에서 Q 신호 (quadrature signal) 값을 추정하고, 이 값들을 이용한 심볼 판정 블럭에서 위상 에러를 구하게 된다. 구해진 위상 에러는 1차 루프 및 \sin/\cos ROM 테이블에 의해 위상 보정을 위한 값으로 변환된 후, 복소 곱셈기에서 복소 입력 신호와 곱해져 위상 에러가 보정된다.

4. 오류 정정 복호기

ATSC-VSB 규격의 트렐리스 복호기 구조 설계에 있어서 일반적인 트렐리스 복호기와 구별하여 고려해야 할 2가지 요소는 부호기에서 12심볼 인터리빙 된다는 점과 NTSC 제거 필터로 인하여 4-/8-상태 2 가지의 복호기 구조가 존재하는 점이다. 그러나 4-상태와 8-상태 트렐리스 복호기는 상태 수나 입력 심볼의 레벨이 다를 뿐 복호 과정은 동일하므로 하나로 결합이 가능하고 12심볼 인터리빙 또한 적절한 타이밍 조절을 통해서 하나의 복호기로 구현이 가능하다. [5]에서 트렐리스 복호기의 기능 블럭은 입력 심볼과 기준 신호간의 유클리드 거리를 구하는 BMG (branch metric generator), path metric을 제어하는 ACS (add-compare-select), 그리고 생존 path를 역추적하여 데이터 복호를 완료하는 TBM (trace-back memory)로 구성된다. 트렐리스 복호기를 통해 심볼 판정이 이루어지면, 각 심볼은 2bit로 표현되고 송신기의 데이터 프레임 생성기의 역과정을 거쳐 데이터 복원이 이루어진다. FEC 복호기 앞단에서 발생한 군집 에러를 분산시키는 de-interleaver와 부호기의 randomizer에 대응하는 de-randomizer는 ATSC-VSB 권고안 규격에 따라 구현하며, 이 때 de-interleaver에서 요구되는 메모리는 보통 IC내에 내장된다. 한편, RS 복호기는 de-interleaver와 de-randomizer 사이에 위치하여 데이터 오류를 정정하는데, [5]에서는 수정 유클리드 알고리즘과 Chien의 search 기법을 사용하여 구현하였고, 연속적으로 입력되는 데이터 세그먼트에 대해, 요구되는 gate의 수를 최소화하기 위해 내부 처리 속도를 바이트 클럭보다 4배 증가시키는 구조를 선택하였다.

IV. 상용 ATSC-VSB 복조 IC의 비교

ATSC-VSB 복조 IC는 동기부의 구현 방법에 따라 그림 7에 나타낸 바와 같이 대략 세 종류로 분류할 수 있다. 이들의 각 특성에 대해 살펴보면, 먼저 아날로그 방식의 반송파 복원 회로를 채용하는 경우는 ATSC의 권고안 및 [6]에서 제시하는 VSB IC에 해당한다 (그림 7 (a)). [6]에서는 아날로그 IC 에서 중간 주파수 신호




그림 7. 동기부 구성 방식에 따른 VSB IC의 분류
(a) 아날로그 방식 (b) Hybrid 방식 (c) 완전 디지털 방식

처리 및 반송파 복원이 이루어진 후 A/D 변환기를 거쳐 디지털 IC에서 타이밍 복구를 포함한 수신 신호 처리가 수행된다. 이와 같은 방식은 중간 주파수 신호 처리와 기저 대역 신호 처리를 분리하여 VSB 복조 성능을 향상시킬 수 있으나, 수신 시스템의 구성 회로가 복잡해지는 단점이 있고, 아날로그 회로/디지털 회로 혼용의 복조 IC를 단일 칩으로 구현하기가 용이하지 않다는 문제점이 있다. 두번째는 여러 회사의 복조 IC가 채택하고 있는 방식으로 반송파 복원 회로를 디지털 방식으로 구현하여 A/D 변환기 이후에서 동기부를 구동시키는 기법이다 (그림 7 (b)). 이 때, A/D 변환기의 클럭 주파수가 심볼 클럭 주파수의 정수배로 제한됨에 따라, 기저 대역 근처로 천이된 IF 신호를 직접 A/D 변환기로 입력시킨다. 이 방식은 앞의 아날로그 반송파

복원 방식에 비해 수신 시스템의 구성을 단순화시킬 수 있고 반송파 복원 성능의 향상이 수월하며, 단일 칩으로의 구현이 매우 용이하다는 많은 장점이 있으나, A/D 변환기의 제어를 위한 부가 회로는 잔존하게 된다. 세번째는 [11]에서 채용한 바와 같이 완전 디지털 방식으로 반송파 및 타이밍 복구를 수행하는 방식으로서 A/D 변환기의 클럭 주파수를 고정시키고 타이밍 오차를 보간 필터로서 보상하는 구조를 가지고 있다 (그림 7 (c)). 이 방식에서는 A/D 변환기의 클럭 주파수를 임의로 설정할 수 있으므로 앞서 서술한 hybrid 타이밍 복구 방식과는 달리 SAW 필터 출력의 중간 주파수 신호를 직접 A/D 변환기로 입력시킬 수 있어 아날로그 회로가 매우 간단해지는 장점이 있다. 또한, 동기부가 완전 디지털 방식으로 구동되므로 전송율이 다

표 1. 상용 VSB 복조 IC의 특성 비교

	Samsung[5]	LG (Zenith)[6]	Broadcom[9]	Philips[10]	Lucent[7]
칩 셋의 구성	1	digital 부 1 analog 부 1	1	1	1
ADC 포함	yes	yes	yes	no	no
ADC 입력	Low IF	Baseband	IF	Low IF	Low IF
반송파 복원	digital	analog	digital	digital	digital
타이밍 복구	hybrid	hybrid	full digital	hybrid	hybrid
AGC 및 STR 용 DAC	internal	external	internal	internal	internal
NTSC 제거 필터	yes	yes	yes	no	yes
Ghost canceling range (uS)	-5 ~ +20uS	-4.5 ~ +19.5uS	-6 ~ +40uS	-2.3 ~ +10.5uS	-3 ~ +17.8uS
기타	8/16VSB	2/4/8/16 VSB MMDS 대응	8/16VSB 64/256QAM	8VSB	8/16VSB

른 둘 이상 신호를 수신함에 있어서도 별도의 A/D 변환기의 클럭 주파수 없이 IC의 매개변수만을 조정하여 타이밍 복구가 가능하다. 이상의 분류는 IC의 구현 방식에 따른 것이므로 성능면에 있어서는 완전 디지털 방식으로 구현한 IC가 반드시 우수하다는 것은 아니다. 실제로 각 업체의 테스트 결과를 살펴보면 IC의 성능은 구현 방식과는 크게 관계가 없음을 알 수 있고, 대부분의 IC 성능이 ATSC 권고 시스템과 유사함을 확인할 수 있다. 위의 분류 방식을 기반으로 세계 여러 나라 업체의 상용 VSB 복조 IC의 특징을 비교한 것이 표 1에 나타나 있다. IC의 특징으로서는 A/D 변환기의 포함 여부 및 입력 신호, 반송파 및 타이밍 복구 방식 등을 들 수 있고, 기능면에 있어서는 NTSC 제거 필터의 유무와 제거 가능한 다중 경로의 지연 시간 범위 등을 고려할 수 있다.

V. 결론

미국형 지상파 디지털TV 방송의 전송 규격인 ATSC-VSB의 복조 IC는 경쟁력 있는 VSB 수신 시스템을 구성하기 위한 필수 요소라 할 수 있다. ATSC에서 권고한 VSB 수신 시스템을 기반으로 하여 여러 업체에서는 다양한 구조의 복조 IC를 개발하고 있다. 이


들의 개발 동향은 권고안에서 제시된 VSB 수신 시스템의 복잡도를 감소시키고 상용화가 용이하게 하기 위해 디지털 방식의 반송파 복원 기법을 채용하였고, 최근에 발표되는 IC의 경우에는 타이밍 복구까지도 디지털 방식으로 구현하는 완전 디지털 복조 방식을 적용하는 경향이 있다. 이러한 기법들은 급격히 발전하는 VLSI 기술에 힘입어 집적도가 높은 단일 칩의 IC로 구현되어 실제 디지털TV 시스템에 적용되고 있다.

참 고 문 헌

- [1] ATSC Standard A/53, Digital Television Standard, 1995.
- [2] ATSC Standard A/54, Guide to the Use of the Digital Television Standard, 1995.
- [3] R.Citta, "Frequency and phase lock loop," IEEE Trans. on Consumer Electronics, vol. CE-23, pp.358-365, Aug. 1977.
- [4] D.S.Han and D.I.Song, "A digital FPLL for GA-VSB ATV receiver," International Conference on Signal Processing Applications and Technology, vol.1 pp.93-97, Oct. 1995.
- [5] J.S.Oh, et al, "A Design of VSB Receiver IC

- for Digital Television," to be appeared in International Conference on Consumer Electronics, Jun,1999.
- [6] LG Semicon, GDC21D003 VSB Receiver, 1998
- [7] Lucent Technologies, AV8100 Digital VSB Demodulator/FEC, 1997.
- [8] LSI Logic, ATSC Compliant 8VSB Receiver for Digital Terrestrial TV Systems, 1997.
- [9] Broadcom, BCM3500 QAM/VSB CATV/HDTV Receiver, 1998.
- [10] Philips, TDA8960 ATSC 8-VSB Demodulator and Decoder, 1998
- [11] Motorola, MCT2100 VSB Demodulator for Digital Terrestrial Television, 1999

필자소개



오 지 성

- 1994. 2. 서울대학교 제어계측공학과 학사
- 1996. 2. 서울대학교 제어계측공학과 석사
- 1996. 2. ~ 현재 삼성전자 중앙연구소 정보미디어 Lab. 전임연구원
- 주관심 분야 : 디지털 통신, 불규칙 신호처리



김 기 범

- 1985. 2. 한양대학교 전자공학과 학사
- 1984. 12. ~ 현재 삼성전자 중앙연구소 정보미디어 Lab. 선임연구원
- 주관심 분야 : 디지털 TV 신호처리, 디지털 통신 시스템



송 동 일

- 1976. 2. 한양대학교 전자공학과 학사
- 1976. 1. 삼성전자 입사
- 1978. 2. 한국과학기술원 전기 및 전자공학과 석사
- 1993. 1. 삼성전자 연구위원(이사대우), 영상연구실장
- 1995. 1. 삼성전자 연구위원(이사), 신호처리연구소장
- 1999. 1. 삼성전자 연구위원(전무), 중앙연구소 정보미디어 Lab.
- 주관심 분야 : 디지털 TV 신호처리, 디지털 통신 시스템, 디지털 홈 네트워크, 차세대 Display, 디지털 기록/재생