Journal of the Korean Institute of Telematics and Electronics S (전자공학회논문지S)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Design and Simulation of a Second Order Sigma-Delta Modulator with 14-bit Resolution

14 비트 분해능을 갖는 2차 Sigma-Delta 변조기 설계 및 검증

  • Cho, Byung-Woog (School of Electronic and Electrical Engineering, Kyungpook National Univ.) ;
  • Choi, Pyung (School of Electronic and Electrical Engineering, Kyungpook National Univ.) ;
  • Sohn, Byung-Ki (School of Electronic and Electrical Engineering, Kyungpook National Univ.)
  • 조병욱 (경북대학교 전자전기공학부) ;
  • 최평 (경북대학교 전자전기공학부) ;
  • 손병기 (경북대학교 전자전기공학부)
  • Published : 1999.05.01
Download PDF
⟨ Previous Next ⟩

Abstract

저주파의 아날로그 신호를 디지털 신호로 변환하기 위해 sigma-delta 아날로그-디지털 변환기의 이용이 용이하다. 이 변환기는 변조기와 디지털 필터로 구성되는데 본 논문에서는 변조기에 대해서만 언급한다. 모델링을 통해 14비트 분해능을 갖는 2차 sigma-delta 변조기를 설계하기 위한 변조기의 구성요소 즉 연산 증폭기, 적분기, 내부 ADC 및 DAC의 최대 허용 에러 범위를 규정하였으며, 이를 토대로 연산증폭기, 2비트 ADC 및 DAC 등을 설계·검증하고, 이들을 서로 연결하여 2차 sigma-delta 변조기를 구성하였다. 3비트 ADC의 기준전압을 조절하여 변조기 성능 향상을 도모하였으며, 내부 DAC를 축전기 및 간단한 제어회로로 구성하여 비선형성 에러를 최소화하였다. 설계된 각각의 구성요소들은 모델링에서 정의된 에러 범위를 모두 만족하였으며, 전체 변조기는87㏈의 입력범위와 87㏈의 최대 신호 대 잡음 비를 가졌다.

Keywords