The Journal of Korean Institute of Communications and Information Sciences (한국통신학회논문지)

The Korean Institute of Commucations and Information Sciences (한국통신학회)
권호 표지

Effective mask design for the improvement of latch-up characteristics in CMOS

CMOS의 Latch-Up 특성 개선을 위한 효과적인 Mask 설계 방법

  • 손종형 (Gartner Group 한국지사장 겸 반도체 담당 부사장 정회원) ;
  • 정정화 (한양대학교 전자공학과 교수 정회원)
  • Published : 1999.10.01
Download PDF
⟨ Previous Next ⟩

Abstract

본 논문은 CMOS의 latch-up 특성을 개선하기 위한 효과적인 mask 설계 방법에 관한 것이다. Mask의 평면구조와 latch-up 파라메타와의 상관관계를 실물 제작에 의한 실험과 컴퓨터 시뮬레이션에 의해 도출하였으며, guard ring의 효과에 대해서도 비교 분석하였다. 실험 결과, 수평구조 바이폴라 트랜지스터의 전류증폭률($\beta$n)이 디자인룰에 반비례하였으며, 수직구조 바이폴라 트랜지스터의 전류증폭률($\beta$n)은 디지인룰과 무관하였다. 스위칭전압과 유지전류는 디자인룰에 비례하였다. Guard ring은 latch-up의 가능성을 줄이는 데 상당한 효과가 있었음이 확인되었으며, Guard ring이 없는 경우에 비하여 전류증폭률의 곱($\beta$n$\beta$n)이 약 31% 감소, 유지전류는 약 25%가 향상됨을 확인하였다.

Keywords

References

  1. Tech. Report No. G-201-9, Stanford Elertronics Lab. The physics and modeling of latch-up and CMOS integrated circuits D. B. Estreich
  2. IEEE Trans. Elec. Dev. N-and P-well optimization for highspeed n-epitaxy CMOS circuits U. Schwabe;H. Herbst;E. J. Jacobs;D. Takacs
  3. IEEE Electron Dev. Letters High density and reduced latch-up susceptibility CMOS technology for VLSI J. Manoliu;F. H. Tseng;B. J. Woo;T. J. Meier
  4. IEEE Trans v.35 no.11 Layout dependence of CMOS latch-up R. Menozzi;L. Selmi;E. Sangiorgi;G. Crisenza;T. Cavioni;B.Ricco
  5. IEEE Trans. Nucl. Sci. Prevention of CMOS latch-up by gold doping W. Dawes;Jr;G.Derbenwick
  6. IEEE Trans Neutron irradiation for prevention of latch-up in MOS integrated circuits J. R. Adams;T.R. Sokel
  7. IEEE Trans v.ED-28 no.10 A retrograde P-well for higher density CMOS R. Rung;C. Dell'Oca;L. Walker
  8. IEEE Trans v.ED-32 no.2 A VLSI-suitable schottky-barrier CMOS process S. Swirhum;E. Sangiorgi;A. Weeks;R. Swanson;K. Saraswat;R. Dutton
  9. IEEE IEDM 90-185 Design issues for achieving latchup-free, deep trench-isolated, bulk, nonepitaxial, submicron CMOS S. Bhattacharya;S. Banerya;J. Lee;A. Tasch;A. Chatterjee
  10. Physics and technology of semiconductor devices A Grove