

정보통신기기용 과도전압 차단장치의 개발에 관한 연구

吉暉碩* · 韓柱燮* · 宋在鏞*

A Study on the Development of a Transient Voltage Blocking Device for Info-communication Facilities

G.S. Kil* · J. S. Han* · J.Y. Song*

Key words : transient overvoltage blocking device(TOBD), remnant voltage, active non-linear element, clamping voltage, limiting current

Abstract

This paper presents a new transient voltage blocking device (TOBD) with low power and high frequency bandwidth to protect info-communication facilities from transient voltages.

Conventional protection devices have some problems such as low frequency bandwidth, low energy capacity and high remnant voltage. In order to improve these limitations, a hybrid type TOBD, which consists of a gas tube, avalanche diodes and junction type field effect transistors (JFETs), is developed. The TOBD differs from the conventional protection devices in configuration, and JFETs are used as an active non-linear element and a high speed switching diode with low capacitance limited high current. Therefore the avalanche diode with low energy capacity are protected from the high current, and the TOBD has a very small input capacitance.

From the performance test using combination surge generator, which can produce $1.2/50 \mu s$ $4.2 kV_{max}$, $8/20 \mu s$ $2.1 kA_{max}$, it is confirmed that the proposed TOBD has an excellent protection performance in tight clamping voltage and limiting current characteristics.

1. 서 론

고밀도 집적회로기술의 급속한 발달로 전기 · 전자 · 통신기기가 소형 · 경량화, 고기능화 되면서 기능상 외부의 과도이상전압이나 노이즈에 현

저한 취약성을 보이고 있다. 그 중에서도 낙뢰나 계통설비의 조작에 의한 과도이상전압은 전기 · 전자 · 통신기기의 전원회로와 신호 · 통신회로에 일시적인 장애 또는 심각한 손상을 일으킬 수 있을 만큼 충분한 에너지를 가지고 있어 이에 대한 보호

* 한국해양대학교 전기 공학과(원고접수일 : 98년 10월)

이 논문은 1997년 한국학술진흥재단의 공모과제 연구비에 의하여 연구되었음 (과제번호: 1997-003-200149).

대책이 절실히 요구되고 있는 실정이다^{[1]~[3]}. 이들 과도이상전압에 대한 보호대책에 있어서 침입한 과도이상전압은 피보호기기가 접속된 계통의 전기적 특성에 따라 크기와 파형이 달라지며, 이에 대한 피해 정도도 기기 자체의 내과전압 특성에 의존하므로 충분한 기초적 자료와 기술이 축적되어 있어야 한다. 이미 외국에서는 1960년대부터 과도이상전압에 대한 전기·전자기기의 보호대책에 관한 연구가 단계적으로 진행되어 왔으며, 그 기술도 현재의 고주파, 초소형 기기에 이르기까지 보호기기 대상별로 상당한 수준에 이르고 있다.

국내의 경우, 송·배전계통의 뇌 보호대책에 대한 연구는 일찍부터 꾸준히 진행되어 왔으나, 저전압 전기·전자·통신 기기를 대상으로 하는 연구는 1980년대 후반에 시작되어 최근에 와서야 집중적인 연구가 이루어지고 있다^{[4][5]}. 이들 연구의 대상은 주로 저전압 전원 및 저주파 대역의 신호·통신 설비를 중심으로 기기에 침입하는 과도이상전압을 수동성 LC필터로 감쇠시키거나, 바리스터(varistor), 가스튜브(gas tube), 아발란시 다이오드(avalanche diode) 등의 비선형 저항소자에 의해 기기의 절연레벨 이하로 억제하는 것이다. 이 방법은 회로가 간단하고 에너지가 큰 과도이상전압도 충분히 억제할 수 있어 효과적인 과도이상전압 보호대책으로 사용되어 왔다^{[6][7]}. 그러나 각종의 정보통신기기가 소형화, 고속 광대역화 되면서 외부의 과도이상전압에 더욱 민감해지고, 보호장치의 고속 응답특성과 낮은 삽입손실이 요구되어 기존의 보호방식은 적용이 어렵게 되었다^[8].

따라서 본 논문에서는 정보통신기기와 같은 고속 광대역 기기의 과도이상전압 보호회로에 입력 정전용량이 적은 비선형 저항소자와 전계효과 트랜지스터 등의 능동성 소자를 조합함으로써 보호장치로 인한 삽입손실과 주파수 대역의 한계에 대한 문제점을 해결하였으며, 과도이상전압을 고속으로 차단하여 피보호기기를 더욱 효과적으로 보호할 수 있는 회로를 설계·제작하였다. 제작된 과도이상전압 차단장치는 IEC 1000-4-5(씨-지에 대한 기기의 시험평가기준)에 따라^[9], 조합형 씨-지발생장치(PSURGE 4010, Haefely)로 기준의 병렬형 보호장치와 비교·평가함으로써 그 성

능을 확인할 수 있었다.

2. 과도이상전압의 차단 원리

과도이상전압의 기본 차단원리는 이상전압이 선로 또는 기기에 침입하면 피보호기기 전단에 병렬로 설치된 가스튜브, 바리스터, 아발란시 다이오드 등과 같은 비선형 저항소자가 응답특성에 따라 크로우바(crowbar) 또는 클램핑(clamping) 동작으로 이상전압을 피보호기기의 절연레벨 이하로 억제시켜 회로를 보호하는 것이다^[10].

그림 1에 저전압 신호·통신기기의 대표적인 과도이상전압 차단장치의 회로 구성을 나타내었다. 과도이상전압이 회로에 침입하면, 먼저 동작속도가 빠른 아발란시 다이오드 Dz가 클램핑 동작으로 이상전압을 억제하고, 연속하여 다이오드의 클램핑 전압과 저항 R에서의 전압강하의 합이 가스튜브 양단에 가해져 어느 정도의 시간이 경과하면 가스튜브의 방전개시전압 이상에서 아-크 방전 상태의 전압만이 선로에 남게 된다. 이러한 단계 보호동작으로 피보호기기로는 다이오드의 클램핑 전압 이상이 가해지지 않으므로 안전하게 보호될 수 있다.

그러나 그림 1의 회로구성에서 아발란시 다이오드는 정전용량이 수 백 pF~수 nF 정도로 크기 때문에 수 MHz 이상의 고주파 대역에서는 낮은 입력 임피던스로 작용하여 회로의 삽입손실을 증가시키고, 그 결과 고주파 대역에서의 사용을 불가능하게 한다^[11].

그림 1(a)의 회로구성을 가진 과도이상전압 차단장치의 대한 평가결과를 그림 1(b)에 나타내었다. 과도이상전압에 대한 보호동작에 있어서 아발란시 다이오드는 초기상태에서 피보호기기로 아발란시 다이오드의 클램핑 전압(19 V)보다 훨씬 높은 전압이 가해지게 되고, 이 상태에서 에너지내량이 적은 아발란시 다이오드는 부담이 따르게 되는 단점들이 있다.

아발란시 다이오드의 클램핑 특성은 다른 비선형 저항소자보다 우수하지만, 보호동작 초기에 나타나는 과도이상전압은 현재의 고속도 정보통신기기를 손상시키기에 충분하다.






그림 1 과도이상전압 보호회로와 응답 파형 예
Fig. 1 Typical transient overvoltage protection circuit and response waveform

특히, 고주파 대역을 사용하는 정보통신기기에서는 소자 자체의 정전용량이 큰 아발란시 다이오드를 단독으로 사용할 수 없으므로, 현재는 그림 2와 같이 정전용량이 1~2 pF 정도로 극히 적은 가스튜-브만을 보호소자로 하는 단순한 구성의 회로를 적용하여 삽입손실에 대한 문제는 해결하고 있다. 그러나 이 경우도 가스튜-브는 동작속도가 수 μ s정도로 느리고 인가되는 과도이상전압의 파두준도(steepleness of the front, dV/dt)가 증가함에 따라 방전개시 전압도 높아지는 특성 때문에 그림 2(b)의 평가결과에서 알 수 있듯이, 과도이상전압 침입시 초기에는 피보호기기를 손상시키기에 충분한 이상전압이 가해지므로 고속 광대역의 정보통신기기에는 충분한 보호대책이 될 수 없다.

따라서 정보통신기기의 보호장치로는 회로에서 적은 입력정전용량을 나타냄으로써 정상상태에서의 삽입손실과 누설전류를 최소화하고, 과도이상전압에 대해 고속으로 동작하여 피보호기기로는




그림 2 과도이상전압 보호회로와 응답 파형 예
Fig. 2 Typical transient overvoltage protection circuit and response waveform

높은 이상전압과 잔류에너지가 전달되지 않는 회로구성이 필요하다. 현재까지 이들의 특성을 동시에 만족하는 보호소자는 없으므로, 몇 개의 소자를 조합한 하이브리드형 회로로 과도이상전압을 차단하는 방식이 필요하다.

본 논문에서는 전술한 삽입손실과 주파수 대역, 고속차단 등의 문제점을 해결하기 위하여 그림 3과 같이 과도이상전압 차단회로를 구성하였다. 과도이상전압의 침입경로 일단에 정전용량이 적은 가스튜-브를 적용하고, 피보호기기의 전단에 직렬로 과도이상전압에 의한 과도전류를 고속으로 제한할 수 있는 전류제한용 능동성 저항소자 S를 삽입하였다. 직렬의 저항소자 후단에는 피보호기기의 내과전압 레벨 이하로 이상전압을 다시 억제 할 수 있도록, 클램핑 동작의 아발란시 다이오드를 삽입하였다. 그러나 아발란시 다이오드는 정전 용량이 크기 때문에 단독으로 고주파 대역에서는 사용할 수 없으므로, 이 소자와 직렬로 정전용량이




그림 3 과도이상전압 차단장치의 구성

Fig. 3 Configuration of the proposed transient overvoltage blocking device

극히 적고 응답속도가 빠르며, 역 회복특성이 우수한 스위칭 다이오드 기능의 소자를 삽입하였다.

피보호기기와는 별별로 정전용량이 극히 적은 가스튜 - 브와 클램핑 회로만 있으므로 전술한 모든 단점을 보완할 수 있다. 과도이상전압에 대한 보호동작은 과도이상전압 침입시 아발란시 다이오드의 클램핑 회로가 동작하게 된다. 이와 동시에 고속의 전류제한용 저항소자가 클램핑 동작시 발생하는 과도전류를 제한하여 에너지 내량이 적은 아발란시 다이오드의 과도전류 부담을 감소시키며, 연속되는 과도이상전압에 동작속도는 느리지만 에너지 내량이 큰 가스튜 - 브가 동작하게 된다.

본 회로구성은 기존의 과도이상전압 차단장치에서와 같이 과도이상전압에 대한 비선형 보호소자의 초기 동작시에 나타나는 높은 과도이상전압을 낮게 차단할 수 있으며, 클램핑 또는 크로우바 과정에서 나타나는 잔여(remnant) 전압이 피보호기기에 전달되지 않는다. 또한 높은 이상전압이 가해져도 전류제한용 저항소자와 가스튜 - 브의 연속적인 크로우바 동작으로 아발란시 다이오드에는 적은 전류만 흐르므로 보호소자의 에너지 내량에 대한 문제가 없게 된다.

3. 설계 및 제작

본 논문에서 제안한 과도이상전압 차단회로의 새로운 보호동작 기능을 충족시키기 위해서는 그림 3의 전류제한용 저항소자 S와 정전용량이 적은 스위칭 다이오드 D의 실현이 필수적이다. 우선 저항소자는 정상상태의 신호전류에서는 낮은 저항




그림 4 접합형 전계효과 트랜지스터의 특성(N채널)

Fig. 4 Characteristics of a JFET(N-ch) 즉, $V_{GS}=0$

값을 유지하여 회로에서의 전압강하 즉, 삽입손실을 적게 하고, 과도이상전압 침입에 의한 이상전류가 흐를 때는 아발란시 다이오드의 동작속도에 대응한 응답속도(수 ns)로 직렬 저항값을 급격히 증가시켜 전류를 제한하는 특성이 요구된다. 여기에 각 종의 능동성 소자가 검토되었으며, 그 중에서 접합형 전계효과 트랜지스터(JFET)는 전술한 저항소자의 요구조건에 필요한 기능을 가지고 있음을 확인하였다^[12].

JFET는 그림 4와 같이 게이트 - 소오스 전압 $V_{GS}=0$ 상태에서 드레인 - 소오스 전압 V_{DS} 를 증가시키면, V_{DS} 의 증가에 따라 드레인 전류 I_D 는 선형적으로 증가하고, V_{DS} 가 더욱 증가하여 드레인과 소오스 사이의 채널폭이 차단되는 펀치오프전압(V_p)에 도달하면, 드레인 전류 I_D 는 포화전류 I_{DSS} 이상으로 흐르지 못한다.

즉, $V_{GS}=0$ 상태로 하면 드레인 전류 I_D 는 식 (1)과 같이 $I_D=I_{DSS}$ 로 최대가 되므로 정상 신호원 전압에서는 I_{DSS} 까지 신호전류를 공급할 수 있으며, 과도이상전압 침입시에도 포화전류 이상의 전류는 흐를 수 없게 된다.

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_p}\right)^2 \text{ [mA]} \quad (1)$$

실제의 적용에 있어 정보통신기기의 선로에는 수 mA 정도의 적은 신호전류가 흐르며, 회로에 적

렬로 전계효과 트랜지스터 자체의 드레인 - 소오스 사이의 저항 R_{DS} (수십 Ω)가 있어, 정상전류에서 약 0.1~0.3 V의 전압강하가 발생하지만, 대부분의 전압은 피보호기기에 인가된다. 또한 과도이상전압에 의한 과도전류가 흐를 때는 수 ns이내에 JFET가 드레인 - 소오스 채널폭을 급격히 감소시켜 고저항 상태로 하면서 전류를 제한한다.

한편, 아발란시 다이오드의 클램핑 회로에 직렬 접속해야 하는 고속 스위칭기능의 다이오드도 저항소자로 사용한 JFET를 이용하면, 수 ns정도의 고속 동작특성과 극히 적은 정전용량을 갖도록 응용할 수 있다.

이 경우 소자의 정전용량은 소자 자체의 소오스 - 게이트 사이에 존재하는 역방향 전달정전용량(C_{rss})과 드레인 - 게이트 사이의 입력정전용량(C_{iss})의 합으로 나타나며, 일반적인 값은 약 2~10 pF 정도이다. 특히, JFET를 본 논문에서와 같이 게이트 - 채널 다이오드로 응용하면 회로의 역방향 누설전류를 극히 적게 할 수 있는 장점이 있다.

전술한 접합형 전계효과 트랜지스터의 특성을 전류제한용 저항소자와 스위칭 다이오드에 적용하여 과도이상전압 차단회로를 설계하면 그림 5와 같이 된다. 선로 또는 기기로 침입하는 과도이상전압은 정(+) 또는 부(-)의 양방향 모두 나타날 수 있으므로 N-ch. · P-ch. 전계효과 트랜지스터를 역접속하여 정·부의 과도이상전압에 모두 동작하도록 하였으며, 클램핑 회로의 스위칭 다이오드도 역접속하여 양방향의 과도이상전압에 대해 모두 클램핑 동작을 하도록 하였다.

본 논문에서는 정격전압 5 V, 부하임피던스 1 k Ω 의 전기적 특성을 갖는 정보통신기기를 대상으로 하였으며, 사용된 소자의 전기적 특성은 표 1과 같다. 정극성 과도전압 입력에 대한 전류제한용의 JFET는 R_{DS} 를 가능한 낮은 값으로 하여 정상상태에서의 전압강하를 적게 하고, 부극성 전류제한용 JFET는 정상 신호입력에 대해서는 동작하지 않으므로 R_{DS} 를 큰 값으로 하였다. 또한 이들 JFET의 $V_{GS}=0$ 에서 포화전류는 게이트 - 채널 다이오드의 최대 게이트 전류($I_G=50 \text{ mA}$)이하가 되도록 하여, 아발란시 다이오드의 동작시 게이트 - 채널 다이오드의 손상을 방지하였다.

이들 소자로 구성된 과도이상전압 차단장치는 정상상태의 회로전류(5 mA)에서 약 0.15 V의 전압강하만이 발생하며, 전류제한용 JFET의 포화전류가 20 mA이므로 드레인 - 소오스간 채널 폭의 변화 없이 신호전류를 공급할 수 있게 된다. 회로의 역누설전류도 아발란시 다이오드에서는 5 μA 정도이지만 직렬로 연결된 JFET의 역 누설전류는 1 pA밖에 흐르지 않는다.

과도이상전압 침입시는 아발란시 다이오드에서 클램핑 동작으로 과도이상전압을 19 V로 제한하고, 클램핑 동작에 의한 이상전류는 전류제한용 JFET의 드레인 - 소오스를 흐를 때, 드레인 전류가 20 mA를 넘지 않도록 채널이 감소함과 동시에 가스튜 - 브가 동작하여 피보호기기를 보호하게 된다.

이 과정에서 스위칭 다이오드용 JFET의 게이트와 아발란시 다이오드에는 20 mA정도의 과도전류만 흐르므로 두 소자 모두 안전한 동작 영역내에 있다.

표 1 보호소자의 전기적 특성

Table 1 Electrical characteristics of the protective parts

보호 소자	전기적 특성	비고
가스튜 - 브	$V_{dc} : 90 \text{ V}$ $C_p : 1.5 \text{ pF}$ 이하	
JFET(N-ch.)	$I_{DSS} : 20 \text{ mA}_{\min}$, $R_{DS} : 30 \Omega$ $t_{on} : 4 \text{ ns}$	전류제한용 S1
JFET(P-ch.)	$I_{DSS} : -5 \sim -25 \text{ mA}$ $R_{DS} : 150 \Omega$ $t_{on} : 25 \text{ ns}$	전류제한용 S2
JFET(N-ch.)	$I_G : 50 \text{ mA}_{\max}$, $C_{rss} : 0.3 \text{ pF}$, $C_{iss} : 1.2 \text{ pF}$	스위칭 다이오드용 D
아발란시 다이오드	$V_{brk} : 19 \text{ V}$	




그림 5 양방향 과도이상전압 차단장치의 회로도

Fig. 5 Circuit diagram of the bi-directional transient overvoltage blocking device

게 된다. 또한 본 회로구성에서 입력정전용량은 가스튜-브(1.5 pF)와 스위칭 다이오드-용 JFET(1.5 pF 2개)의 합인 4.5 pF 정도가 존재하므로 기존 방식에 비해 극히 적은 값이다.

4. 실험 결과 및 고찰

본 논문에서 제안한 과도이상전압 차단장치의 특성평가를 위하여 정상상태의 신호전압과 과도이상전압 입력에 대한 출력파형을 비교하였다. 정상상태의 디지털 신호와 아날로그 신호입력은 합수발생기($50 \text{ MHz}, 5 \text{ V}$)와 FM 신호발생기($400 \text{ kHz} \sim 110 \text{ MHz}, 100 \text{ mV}_{\max}$)를 이용하였으며, 과도이상전압에 대한 보호특성은 국제규격의 조합형 써-지발생장치($1.2/50 \mu\text{s} 4.2 \text{ kV}_{\max}, 8/20 \mu\text{s} 2.1 \text{ kA}_{\max}$)로부터의 출력전압을 인가하였다.

4.1 정상 신호입력에 대한 평가

신호전송선로 및 정보통신기기의 정상 운영상태에서 과도이상전압 차단장치로 인한 전압강하와 신호왜곡의 변화를 관측하기 위하여, 그림 5의 과도이상전압 차단장치의 피보호기기 연결단자(E - N)에 피보호기기의 임피던스와 같은 $1 \text{ k}\Omega$ 의 부하저항을 연결하였다.


정상 신호입력에 대한 평가로 먼저 L - N과 E - N에 각각 $400 \text{ MHz} 10:1$ 수동성 프로브를 연결

하고, L - N에 $5 \text{ V}, 50 \text{ MHz}$ 구형파를 인가하여, 입력파형에 대한 출력파형을 그림 6에 나타내었다.

입력전압은 5 V 이므로 과도이상전압 차단장치는 보호동작을 하지 않으며, 전류제한용 JFET에는 포화전류 20 mA 보다 훨씬 적은 5 mA 의 신호전류가 흐르므로 드레인 - 소오스 채널쪽에는 변화가 없다. 따라서 과도이상전압 차단장치의 삽입으로 인하여 피보호기기에 영향을 줄 만한 신호감쇄 즉, 현저한 전압강하는 관측할 수 없었으며, 신호의 상승부분과 하강부분에서 약간의 시간 지연만이 관측되었다. 이것은 과도이상전압 차단장치의 구성에 필요한 보호소자들의 연결시 접속선에 의한 인덕턴스와 표류 정전용량에 의한 것으로 생각된다.


그림 7은 $100 \text{ MHz}, 100 \text{ mV}$ 아날로그 신호입력에 대한 출력파형을 나타낸 것이다. 그림 6에서의 50 MHz 구형파 입력보다는 신호 주파수가 높지만, 100 MHz 정현파 입력이므로 신호의 상승부분과 하강 부분이 완만하여 신호 왜곡이 발생하지 않는 것을 확인할 수 있다. 마찬가지로 입력신호의 최대값도 100 mV 이므로 과도이상전압 차단장치는 어떠한 보호동작을 하지 않으며, 전류제한용 JFET에는 낮은 전류가 흐르기 때문에 전압강하는 발생하지 않는다.

이와 같이 입력전압이 과도이상전압 차단장치의 보호동작 개시전압 즉, 크로우바 또는 클램핑 전압이하인 정상상태의 신호입력에서는 전기적 특성에



상 : 입력 파형(V_{L-N}) [5 V/div, 10 ns/div]
하 : 출력 파형(V_{E-N}) [5 V/div, 10 ns/div]

그림 6 50 MHz 구형파 입력에 대한 출력파형 예
Fig. 6 Typical output waveform to a 50 MHz square-wave input.



상 : 입력 파형(V_{L-N}) [50 mV/div, 5 ns/div]
하 : 출력 파형(V_{E-N}) [50 mV/div, 5 ns/div]

그림 7 100 MHz FM 신호입력에 대한 출력파형 예
Fig. 7 Typical output waveform to a 110 MHz FM signal input.

변화가 없으며, 대단히 적은 입력정전용량과 직렬 인덕턴스를 가진 일종의 접속선으로 작용한다.

4.2 과도이상전압에 대한 평가

본 연구에서 제안한 과도이상전압 차단장치는 정상상태의 신호전압에서는 전압강하와 신호왜곡에 대한 문제가 없으므로, 과도이상전압 차단장치의 기본특성인 과도이상전압에 대한 보호능력을 평가하였다. 과도이상전압에 대한 성능 평가에는 IEC 1000-4-5에 시험 파형으로 규정된 정(+), 부(-) 극성의 $1.2/50 \mu\text{s}$ 전압을 과도이상전압 차단장치의 선로측 연결단자(L - N) 즉, 가스튜 - 브양단에 입력하고, 클램핑 회로 양단(E - N)에서의 전압 파형을 관측하였다. 본 실험에서 과도이상전압 차단장치에 인가되는 과도이상전압과 차단장치의 보호 동작에 의해 회로를 흐르는 전체 과도전류는 써 - 지 발생장치에 내장된 전압측정용 단자(1 V/kV)와 전류측정용 단자(2 V/kA)에서 검출하였으며, L - N과 E - N에서의 전압은 10 : 1 프로브로 각각의 신호를 검출하였다. 또한 전류제한용 JFET를 흐르는 전류(p점)는 고주파 변류기(1 mV/1 mA, 1.2 kHz~200 MHz)로 검출하였다.

먼저 정(+) 극성 과도이상전압에 대한 평가를 위하여 그림 8에 나타낸 $1.2/50 \mu\text{s}$, 2 kV의 과도이상전압 입력을 L - N에 인가하고, 과도이상전압 차단장치 각 부분에서의 응답파형을 그림 9에 나타내었다. 인가된 과도이상전압이 아발란시 다이





그림 8 1.2/50 μs 정극성 과도이상전압 파형

Fig. 8 Waveform of the $1.2/50 \mu\text{s}$ positive transient overvoltage


오드의 클램핑 전압 19 V를 넘으면 보호동작이 시작되어 최종적인 크로우바 동작으로 그림 9(a)와 같은 $8/20 \mu\text{s}$, 950 A의 과도전류가 흐르게 된다.

단계적인 보호동작으로 가스튜 - 브 후단의 동작속도가 빠른 아발란시 다이오드가 과도이상전압의 초기에 클램핑 동작으로 과도이상전압을 그림 9(b)와 같이 약 20 V로 제한하면서, 클램핑 회로에는 과도전류가 흐른다. 이 전류는 가스튜 - 브와 아발란시 다이오드 사이에 직렬로 접속된 JFET의 동작으로 그림 9(a)와 같이 N - Ch. JFET의 포화전류(20 mA)보다 약간 높은 22 mA 이하로 제한되었다. 게이트 - 채널 다이오드와 아발란시 다이오



상 : 입력 L 점 [250 A/div, 5 $\mu\text{s}/\text{div}$]
하 : JFET p 점 [10 mV/div, 5 $\mu\text{s}/\text{div}$]

(a) 전류 파형



상 : 입력 단자(V_{L-N}) [100 V/div, 500 ns/div]
하 : 출력 단자(V_{E-N}) [10 V/div, 500 ns/div]

(b) 전압 파형

그림 9 1.2/50 μs 정극성 과도이상전압에 대한 응답 파형

Fig. 9 Response waveform to the $1.2/50 \mu\text{s}$ positive transient overvoltage

드의 클램핑 회로에는 본 실험의 경우, 22 mA의 낮은 전류가 흐르므로 아발란시 다이오드의 부담을 최소화 할 수 있으며, 게이트-채널 다이오드의 게이트 정격전류(I_G)도 50 mA이므로 소자 특성에는 영향을 주지 않는다.

보호동작의 최종단계는 과도이상전압 입력에 대해 가스튜-브가 약 700 ns 정도에서 크로우바 동작으로 과도이상전압을 억제하여 L-N에는 아-크 전압(15 V~30 V)만이 나타나고, 과도이상전압이 소멸하면 본 과도이상전압 차단장치는 정상상태로 회복하게 된다. 또한 정상상태의 신호전압은 5 V이므로 가스튜-브의 속류(follow cur-

rent)에 대한 문제점은 발생하지 않는다.

그림 10은 1.2/50 μ s, 2 kV의 부(-)극성 과도이상전압 입력에 대한 응답파형으로, 정극성에 대한 실험조건을 그대로 유지하고 인가 전압의 극성만 반전시켰다. 정극성 과도이상전압에 대한 실험에서와 같은 크기의 전압이 인가되므로, 과도이상전압 차단장치의 입력단자 L점을 흐르는 전류는 그림 10(a)와 같이 반대 극성의 -950 A가 흐르게 된다. 보호 동작에 있어서는 아발란시 다이오드의 특성은 동일하지만, 부극성 과도전압 입력에 동작하는 전류제한용 P-Ch. JFET의 전기적 특성에 의존하여 정극성 과도전압 입력에 대한 응답특성과는 다소 차이를 보였다. 전류제한회로를 흐르는 과도전류는 그림 10(a)와 같이 38 mA였으며, 클램핑회로 양단 즉, 피보호기기에 인가되는 최대 전압도 정극성의 경우보다는 다소 높은 26 V로 나타났다. 이러한 차이는 표 1에 나타낸 바와 같이 P-Ch. JFET의 동작시간이 N-Ch. JFET에 비해 늦어 아발란시 다이오드의 동작속도를 따르지 못하기 때문이다.


이상과 같은 실험으로부터 과도이상전압 차단장치는 정,부 양극성의 과도이상전압 입력에 대해 전류제한기능과 클램핑 기능으로 피보호기기를 안전하게 보호할 수 있음을 확인하였다.

5. 결 론


본 연구에서는 고속·광대역화되는 정보통신기를 과도이상전압으로부터 보호할 목적으로 기존의 과도이상전압 보호회로를 개선한 과도이상전압 차단장치를 설계하고, 시제작하여 정상상태의 신호전압과 과도이상전압에 대한 특성을 평가하였다.

설계·제작한 과도이상전압 차단장치는 비선형 저항특성의 보호소자와 JFET를 조합한 회로구성으로 다음과 같이 향상된 보호성능을 얻었다.

1. 가스튜-브와 아발란시 다이오드 사이에 전류제한용으로 응용한 JFET를 직렬 삽입함으로써 에너지 내량이 적은 아발란시 다이오드를 보호할 수 있으며, 동시에 피보호기기에 가해지는 이상전



상 : 입력 L점 [250 A/div, 5 μ s/div]
하 : JFET p 점 [20 mV/div, 5 μ s/div]
(a) 전류 파형



상 : 입력 단자(V_{L-N}) [100 V/div, 500ns/div]
하 : 출력 단자(V_{E-N}) [10 V/div, 500ns/div]
(b) 전압 파형

그림 10 1.2/50 μ s 부극성 과도이상전압에 대한 응답파형
Fig. 10 Response waveform to the 1.2/50 μ s negative transient overvoltage

압을 감소시킬 수 있었다.

2. JFET의 게이트 - 채널 다이오드를 아발란시 다이오드와 직렬로 접속함으로써 아발란시 다이오드의 큰 정전용량으로 인한 삽입손실을 줄여, 현재까지 문제로 되고 있는 주파수 특성과 보호기능을 동시에 개선하였다.

3. 제안된 과도이상전압 차단장치는 정상상태에서 JFET의 포화전류까지 신호전류를 공급할 수 있으며, 과도이상전압 침입시 아발란시 다이오드의 클램핑 동작으로 흐르는 과도전류는 JFET 채널의 급격한 감소로 낮은 전류로 제한된다.

4. 단방향 과도이상전압 보호소자들의 역병렬 접속으로 피보호기기에 침입하는 정(+) 부(-)극 성의 과도이상전압에 대해서 양방향 모두 안정한 보호특성을 나타내었다.

참고문헌

- [1] S.B Smith and R. B. Standler, "The Effects of Surges on Electric Appliances", IEEE Trans. on Power Delivery, Vol. 7, pp. 1275~1282, July 1992.
- [2] Nobuo Kuwabara, Hiroaki Koga and Tamio Motomitsu, "A New Lightning Surge Test Circuit for Telecommunications Equipment in Japan", IEEE Trans. on Electromagnetic Compatibility, Vol. 30, No. 3, pp. 393~400, August 1988.
- [3] P.R. Tompson, "Lightning Protection of SCADA and Telemetry Systems", Proc. of 2nd Annual Technical Conference on Lightning Protection & Earthing, pp. 1~6, September 1994.
- [4] 이복희, 김지훈, "바리스터와 LC 필터를 이용한 2단 서지보호장치", 대한전기학회논문지, 제43권, 3호, pp. 406~413, 1997.
- [5] 길경석 외, "정보통신기기용 고속도 써-지 차단장치", '98 대한전기학회 방전 및 고전압 연구회 춘계 학술대회 논문집, pp. 120~122, 1998.
- [6] Kuang-Chung Lai, Wai-Jen Lee and William V. Jaction, "Testing and Selecting Surge Suppressors for Low-Voltage AC Circuits", IEEE Trans. on Industrial Application, Vol. 26, No. 6, pp. 976~982, November 1986.

- [7] Gary L. Skibinski and Jerry D. Thunes, "Effective Utilization of Surge Protection Devices", IEEE Trans. on Power Delivery, Vol. IA-22, No. 4, pp. 641~652, July 1986.
- [8] R. A. Harris and M. Darveniza, "The Transient Blocking Device : A State of the Art Development in Protection for Sensitive Electronic Systems", Proc. of International Conference on Electromagnetic Compatibility, pp. 168~175, April 1995.
- [9] International Electrotechnical Commission, Surge immunity test : IEC 1000-4-5, pp. 60~77, 1995.
- [10] Francois D. Martzloff, "Surge Suppressor and Clamps", Proc. of the International Conference on EMC, Vol. E, pp. E01.1~E01.7, June 1986.
- [11] R. B. Standler, "Protection of Electronic Circuits from Overvoltages", John Wiley & Sons, pp. 114~165, 1988.
- [12] 박송배, 현대전자회로, pp. 183~201, 1994.

저자 소개



길경석(吉景碩)

1962년 6월 30일생. 1984년 인하대학교 전기공학과 졸업. 1987년 동 대학원 전기공학과 졸업(공학석사). 1996년 동 대학원 전기공학과(공학박사). 1996년~현재 한국 해양대학교 공과대학 전기공학과 조교수



한주석(韓柱燮)

1972년 1월 13일생. 1997년 2월 부경대학교 공과대학 제어계측공학과 졸업. 1999년 2월 한국해양대학교 대학원 전기공학과 졸업(공학석사). 1999년 3월~현재 동 대학원 전기공학과 박사과정.



송재용(宋在鏞)

1975년 1월 28일생. 1997년 2월 한국해양대학교 전기공학과 졸업. 1999년 2월 동 대학원 전기공학과 졸업(공학석사). 1999년 3월~현재 동 대학원 전기공학과 박사과정.