

# 고주파 마그네트론 스퍼터링에 의한 $\text{SrTiO}_3$ 캐패시터 박막의 온도 의존성

論 文

48C - 6 - 4

## Temperature Dependence of the $\text{SrTiO}_3$ Capacitor Thin Films Deposited by RF Magnetron Sputtering

吳 金 坤\* · 李 愚 宣\*\* · 金 南 伍\*\*\* · 金 在 玮§ · 李 內 成§§ · 金 相 用§§§

(Gum-Kon Oh · Woo-Sun Lee · Nam-Oh Kim

Jai-Min Kim · Byung-Sung Lee · Sang-Youg Kim)

**Abstract** - The  $\text{SrTiO}_3$  thin films were prepared on Ag/TiN-coated and p-type bare Si(100) substrates by r.f. magnetron sputtering deposition technique. The electrical properties of the deposited films were investigated, which controlling deposition parameters such as substrate temperature and film thickness. The electrical properties of the  $\text{SrTiO}_3$  films were measured using the capacitance - voltage(C-V) technique. The thickness dependence of the electrical properties of the  $\text{SrTiO}_3$  films was analyzed of the connection with the films in series. The substrate affected the crystal structure and texture characteristics of the  $\text{SrTiO}_3$  films. The resistivity of the film, sandwiched between Al and Ag films was measured, as a function of the temperature.

**Key Words** : RF-magnetron sputtering,  $\text{SrTiO}_3$  films, capacitance - voltage (C-V)

### I. 서 론

최근 반도체 소자의 고집적, 고용량화로 인해 기존의 캐패시터(capacitor) 재료로 사용되고 있는  $\text{SiO}_2$ ,  $\text{Si}_3\text{N}_4$ 로는 두께가 한계에 이르러 고 유전율(Apparent permittivity)을 갖는 강유전체 박막에 많은 관심이 모아지고 있다<sup>[1]</sup>. 따라서 DRAM(dynamic random access memory)의 셀당 정전용량을 증진시키고 소자의 소형화, 고집적화를 위하여 캐패시터 재료로 페로브스카이트(perovskite) 구조의 유전체를 반도체 소자에 응용하기 위한 연구가 활발히 진행되고 있다. DRAM의 고집적화에 있어서 메모리 캐패시터의 용량을 유지시키기 위해서 유전체의 두께를 얇게 하는 방법과 면적을 증가시키는 방법 등이 있는데 두께의 감소는 터널링의 문제점을 야기하고 있으며, 입체 구조적인 면적의 증가는 공정의 복잡화에 따른 문제점에 의한 제약성이 있다. 그러므로 유전율이 높은 재료를 사용하여 이러한 문제점을 해결하려는

추세에 있으며 1G DRAM급 이상의 차세대 메모리 분야에서는 고유전체 박막의 형성 기술의 중요성이 인식되고 있다<sup>[2]</sup>. 고주파 스퍼터링 방식에 의해서 제작된 STO( $\text{SrTiO}_3$ ) 박막<sup>[3,4]</sup>는 상온에서 페로브스카이트 구조를 이루는 입방정의 상유전체로 상전이 온도는 110K<sup>[5]</sup> 정도이고 유전상수는 상온에서 약 250~300 정도로서 고주파수에서 유전율이 유지되는 것으로 보고되고<sup>[6]</sup> 있으며 온도특성이 우수하고 대용량, 저손실 때문에 입체절연형 캐패시터<sup>[7]</sup>와 실리콘 대규모 집적 회로의 캐패시터 박막으로 256 Mbits DRAM 뿐만 아니라 MISFETs(metal-insulator-semiconductor-field-effect transistors)의 게이트 절연막으로 사용하여 양호한 특성을 얻었다는 보고가 있다<sup>[8]</sup>. 현재 산화 실리콘과 질화 실리콘 박막에 대한 전기적 특성 및 유전체 특성에 관하여 많은 연구가 진행되어 DRAM 캐패시터로 사용되어 왔으나, 최근  $(\text{Ba}, \text{Sr})\text{TiO}_3$ ,<sup>[9]</sup>  $\text{Pb}(\text{Zr}, \text{Ti})\text{O}_3$ 과  $(\text{Pb}, \text{La})(\text{Zr}, \text{Ti})\text{O}_3$ 와 같은 세라믹 유전체 박막들의 DRAM의 캐패시터로 이용성이 더욱 더 증대되고 있다.<sup>[10]</sup>

따라서 본 연구에서는 차세대 반도체 소자의 개발과 유전체 박막의 형성에 따른 집적소자에 응용가능성을 알아보기 위하여 낮은 기판온도에서 STO 박막을 증착하여 정전용량이 양호한 캐패시터 박막을 형성하고자 한다.

### II. 실 험

#### II-1. 박막의 제조

\* 正會員 : 朝鮮大 工大 電氣工學科 教授

\*\* 正會員 : 朝鮮大 工大 電氣工學科 教授 · 工博

\*\*\* 正會員 : 朝鮮大 工大 電氣工學科 · 工博

§ 正會員 : 東新大 工大 電氣電子工學部 · 工博

§§ 正會員 : 韓電電力 研究院

§§§ 正會員 : (주)아남 半導體

接受日字 : 1998年 9月 11日

最終完了 : 1999年 5月 14日

본 실험에서는 STO 캐퍼시터 박막 제작을 위해 고주파 마그네트론 스퍼터링 장비와 진공증착기(Vaccum Science VSS-TS)를 이용하여 Al/STO/Si와 Al/STO/Ag/TiN/Si 박막을 실리콘웨이퍼[p-Type(100)] 위에 증착하고 전기적인 특성을 실험하였다. 고주파 마그네트론 스퍼터링법에 의하여 STO 박막과 TiN 박막을  $3.35\text{ \AA/sec}$  증착속도로 증착하였다. 스퍼터링 전원은 DC power supply, 최대전력 300W와 13.56MHz의 고주파전원(YS-100S)을 교체 사용하였고 파워메터와 임피던스 매칭기를 이용하여 반응로의 음극 방전으로 플라즈마를 계속 유지하였다. 진공펌프는 로터리 펌프와 확산펌프를 가동하여  $2 \times 10^{-6}\text{ Torr}$  대역까지 배기하고 작용가스 주입을 mass flow controller를 통해 조절하였다. 반응기체로는  $\text{Ar} : \text{O}_2 = 8 : 2$ 의 forming gas(증착압력:  $1 \times 10^{-2}\text{ Torr}$ )를 사용하였으며 증착시 반응 기체는 로터리 펌프와 확산펌프를 통해 배기 시켰다. 또한 상부전극 Al과 하부전극 Ag의 형성은 진공증착법으로 증착시 기판온도  $200^\circ\text{C}$ 로 유지시키며 30A의 전류를 공급하여 10초 동안 증착하였으며, 전극의 면적은  $0.5\text{ mm}^2$ 로 하였다. 실험에서 사용된 타겟(Cerac Co. USA)은 직경 5.08cm, 두께 0.98cm 그리고 순도 99.95%의 STO과 TiN 세라믹을 사용하였고 Al과 Ag는 순도 99.99%의 파우더를 사용하였다. 실리콘웨이퍼는 비이커에 아세톤을 채우고 중류수가 채워진 초음파 세척기의 수조에 넣어 세척하는 간접방식으로 약 10분간 아세톤과 중류수의 혼합용액(1:10)으로 세척한 후 중류수에서 약 5분간 세척하고 전열기로 건조시킨 후 보관하여 사용하였다. 타겟 표면의 불순물은 플라즈마 방전시에 약 1분간 프리 스퍼터링을 실시하여 셔터로 차단하여 제거하였다.




그림 1 STO 캐퍼시터 박막의 구조.

Fig. 1 The structure of capacitor.

그림 1의 (a), (b)는 제작된 시료의 구조를 나타내는 것으로 기판온도의 조건을 달리하여 박막의 증착시 두께를 조절하였는데 증착조건을 표 1에 나타냈다.

표 1 박막의 증착조건

Table. 1 Deposition condition of film

RF Power(W)	100
Gas Pressure(Torr)	$1 \times 10^{-2}$
Sputtering Gas( $\text{Ar}/\text{O}_2$ )	80/20
Deposition Temperature( $^\circ\text{C}$ )	50, 100, 200
Thickness( $\text{\AA}$ )	2500, 5000

## II-2. 측정방법

유전체 박막의 정전용량은 컴퓨터와 인터페이스되는 C-V Analyzer(KEITHLEY590)로 측정하여 정전용량을 산출하여 메모리 캐퍼시터로 활용 방안을 검토하여 전기적인 특성을 조사하였다. 또한 어떤 물질에 외부전계가 인가되면 평판 캐퍼시터 사이에 전하를 축적시키며 전극 판에서 전하들을 중성화시키면서 캐퍼시터의 에너지 수용능력을 증가시킨다. 따라서 캐퍼시턴스는 유전상수와 관계가 있으며 이를 측정하기 위하여 Digital LCR meter(EDC-1620)를 이용하여 정전용량을 측정하고 측정된 값과 두께에 의해서 계산식을 이용하여 유전상수를 구하였으며 절연체의 중요한 요소인 체적 저항값<sup>[11]</sup>을 측정하였다. XRD(X-ray diffraction)에 의하여 결정배향 특성을 확인하였고 SEM(Scanning Electron Microscopy) 표면사진에 의해서 시료의 표면형상을 분석하고 박막의 두께를 측정하였다. Sawyer-Tower<sup>[12]</sup>회로가 내장된 RT-66A 장비를 이용하여 정전용량이  $C_0$ 인 표준 캐퍼시터와 측정용 유전체  $C_x$ 를 직렬로 연결하여 60Hz 주파수의 전원을 인가하여  $C_0$ 에 걸리는 전압과  $C_x$ 에 걸리는 전압이 각각 스코프상의 Y축과 X축 상에 나타나도록 회로를 연결하여  $C_0$ 에 걸리는 전압과  $C_x$ 에 걸리는 전압에 대한 곡선을 얻는 방법으로 STO 박막 캐퍼시터의 P-E 이력곡선을 측정하였다.

## III. 실험결과 및 고찰

STO 박막의 전기적인 특성을 조사하기 위하여 캐퍼시턴스 대 전압 특성을 그림 2~4에 나타내었다.




그림 2 2500Å에서 STO 박막의 C-V 특성

Fig. 2 Capacitance-voltage characteristics of STO film at 2500 Å.

그림 2는 2500Å 두께에서 Al/STO/Si 캐퍼시터 박막이 증착온도에 따른 캐퍼시턴스 대 전압(C-V) 특성으로 측정시  $-5\text{V}$ 에서  $+5\text{V}$ 까지 인가전압을 증가시키면서 주파수 1MHz에서 정전용량 값을 측정한 것으로 증착온도가  $50^\circ\text{C}$ 일 때 약 2000pF 정도의 용량 값을 나타내고 있으며,  $100^\circ\text{C}$ 와

200°C에서는 각각 2200pF와 2800pF 정도의 용량 값을 나타내었다. 한편 -2V 영역에서 축적(accumulation)상태를 나타내었으며 전압을 양(+)의 방향으로 증가함으로서 축적상태에서 반전(inversion)상태로 변화를 보임을 알 수 있었다. 즉, C-V 곡선은 본 실험에서 p-type 실리콘웨이퍼를 사용하였기 때문에 부(-)전압영역에서 축적상태를 보이고 있으며 정(+)전압영역에서 반전상태를 보이고 있다. STO/Si 박막의 캐패시턴스 값은  $1/C_T = 1/C_f + 1/C_i$ 의 식으로 실증되었으며, 여기서  $C_f$ 는 STO층이고  $C_i$ 는 경계층을 나타내고 있다.





그림 3 5000 Å에서 STO 박막의 C-V 특성

Fig. 3 Capacitance-voltage characteristics of STO film at 5000 Å.


그림 3은 약 5000 Å 두께에서 Al/STO/Ag/TiN/Si 박막의 기판온도 증가에 따른 정전용량 특성곡선을 나타내었다. 증착온도가 50°C일 때 약 1600pF 정도의 용량 값을 나타내고 있으며, 100°C와 200°C에서는 각각 1900pF과 2400pF 정도의 용량 값으로 그림 3에서와 같이 -2V 영역에서 축적상태를 나타내었으며 전압을 양(+)의 방향으로 증가함으로써 축적상태에서 반전상태로 변화를 보임을 알 수 있었다. 즉 증착온도가 증가할수록 정전용량이 증가추세를 보이고 있는데 이와 같이 캐패시턴스 용량 값이 온도 의존성을 보이는 까닭은 박막의 결정립계의 정전용량이 변화하고 있기 때문으로 생각된다. 이것은 M. H. Yeh et al.<sup>[13]</sup>의 결과보다 높게 나타났는데 이것은 전극의 면적이 넓기 때문으로 생각된다. 한편 박막의 정전용량에서 계산된 축적전하밀도( $Q_c$ )는 인가전류 100kV에서  $2.7 \mu C/\mu m^2$ 임을 알 수 있었다.

그림 4(a), (b)는 MIS 캐패시터 박막의 2500 Å와 5000 Å 일 때 100°C에서 순방향 바이어스 전압과 역방향 바이어스 전압에 따른 C-V 특성곡선을 보이고 있다. 그림 4(a)는 2500 Å에서 순방향 바이어스시 캐패시터 값은 0.3V에서 -2V 영역에서 반전영역을 이루는 반면 역방향 바이어스시에는 -1V에서 -3.4V 영역에서 반전영역을 이루고 있으며 음의 전압영역에서 축적상태를 이루고 있다. 그림 4(b)는 5000 Å에서 순방향 바이어스시 캐패시터 값은 0.3V에서

-2V 영역에서 반전영역을 이루는 반면 역방향 바이어스시에는 -1V에서 -3.6V 영역에서 반전영역을 이루고 있으며, 캐패시터 용량 값은 축적상태에서 반전상태로의 변화를 보였다. 이와 같이 히스테리시스 현상을 보이는 까닭은 전하주입에 의한 영향과 유전성의 분극반전에 의한 현상으로 생각된다. 그리고 박막 시료에서 음(-)의 방향에서 shift되는 것은 박막내부와 계면에 존재하는 전하축적에 기인된다고 생각되며, 박막의 캐패시턴스 용량 값의 두께에 의한 의존성은 기판과 박막층의 내부반응과 경계면층의 반응에 의한 캐패시턴스의 연속적인 결합과 낮은 유전상수 존재의 결과에 의한 현상으로 간주된다.



(a)



(b)

그림 4 STO 박막의 순방향 바이어스와 역방향 바이어스 전압에 따른 C-V 특성 (a) 2500 Å, (b) 5000 Å

Fig. 4 Capacitance-voltage characteristics of STO film by forward or backward bias voltage. (a) 2500 Å, (b) 5000 Å.




그림 5 STO 박막의 저항 특성. (a) 120Hz, (b) 1KHz.

Fig. 5 Resistance characteristics of STO film. (a) 120Hz, (b) 1KHz.

그림 5는 전압 30V를 인가하여 박막 시료의 저항을 LCR 미터를 이용하여 결과를 나타내고 있다. 이 때 Al/STO/Ag/TiN/Si 박막은 각각 2500Å, 5000Å일 때의 증착온도와 비저항 관계를 주파수 120Hz와 1KHz에서 측정한 값을 나타내었다. 그림 5(a)는 측정 주파수 120Hz에서 2500Å일 때 증착온도 50°C에서  $2.63 \times 10^6 \Omega \cdot \text{cm}$  이었으며, 200°C에서는  $2.14 \times 10^6 \Omega \cdot \text{cm}$ 임을 보였고 5000Å의 각 증착온도에서  $5.27 \times 10^6 \Omega \cdot \text{cm}$ 과  $1.71 \times 10^6 \Omega \cdot \text{cm}$  이었다. 한편 그림 5(b)는 1KHz에서 2500Å일 때 증착온도 50°C에서  $2.25 \times 10^4 \Omega \cdot \text{cm}$  이었으며 200°C에서는  $1.75 \times 10^4 \Omega \cdot \text{cm}$ 으로 나타냄을 보였고 5000Å의 각 증착온도에서  $3.15 \times 10^4 \Omega \cdot \text{cm}$ 과  $2.51 \times 10^4 \Omega \cdot \text{cm}$ 으로 온도가 높을수록 비저항은 낮게 나타나고 있으며, 박막의 두께가 두꺼운 경우에 비저항이 높게 나타나고

있으며 온도에 따라서 비저항의 감소율이 높아짐을 보이고 있다. 또한 주파수가 높을수록 비저항은 낮게 나타남을 보였다. 이 경우에서 증착온도가 증가할수록 감소를 보였는데 이와 같은 이유는 결정구조의 변화에 기인하며, 고온에서 전자 이동이 활발히 일어나고 캐리어의 집중에 기인되기 때문으로 생각된다.




그림 6 STO 박막의 유전특성.

Fig. 6 Dielectric constants of STO films.

그림 6은 시편에 Al 전극을  $0.5\text{mm}^2$ 으로 증착하여 LCR meter를 사용하여 인가전압 30V에서 1KHz의 측정신호로 정전용량을 측정하여 나타냈다. 여기서 정전용량(C)으로부터 유전율을 다음 식을 사용하여 구하였다.  $\epsilon_s = \frac{C \cdot t}{\epsilon_0 \cdot A}$  { t :

박막의 두께,  $\epsilon_0$ : 진공의 유전상수, A : 전극면적( $\text{mm}^2$ ) }으로 계산된 유전상수 값은 50°C에서 증착한 2500Å과 5000Å에서 각각  $\epsilon_{\text{STO}} = 190$ 과 212 정도이었으며 200°C에서는  $\epsilon_{\text{STO}} = 212$ 와 259 정도를 나타내고 있다. 이와 같이 유전율이 온도의 영향을 받는 현상은 증착온도가 증가함에 따라 박막의 결정성이 향상되었기 때문에 생각되며,  $\text{Sr}^{2+}$ 의 결핍이 감소되어 화학량론적인 박막이 형성된다고 사료된다. 반면에 두께에 대한 영향은 두께가 얇을수록 누설전류가 증가하여 박막의 유전성에 나쁜 영향을 미친다고 생각된다. 실험에서 나타난 결과로부터 STO 박막에서 완화주파수는  $f_m = 9 \times 10^8 \text{Hz}$ 으로 유전율이 높은 값을 나타내어 유전완화 현상이 양호한 것으로 여겨진다.

그림 7은 RT-66A을 사용하여 200°C 기판온도에서 5000Å 두께로 증착된 STO 박막의 분극-전계 히스테리시스 곡선을 보여주고 있다. 증착된 박막 시료는  $\pm 15\text{V}$  sweep 전압에서 잔류분극률( $2P_r = P_r^+ - P_r^-$ ) 및 항전계( $2E_c = E_c^+ - E_c^-$ )는  $3.8 \mu\text{m}/\text{cm}^2$ 와  $40\text{KV}/\text{cm}$ 를 나타내었다. 그러나 sweep 전압이 낮을 때에는 분극률이 포화되지 않았으나 9V에서 항전계를 증가시킴으로써 포화되는 경향을 보였으며, 낮은 분극률을 나타내었다. 이와 같은 현상은 활성화 전자

가 전계방향과 반대방향으로 이동되기 때문이며, 박막의 표면결합에 기인하는 것으로 판단된다. 그리고 분석결과 전형적인 유전체 특성을 나타내었다.




그림 7 5000Å의 STO 박막 시료에 대한 P-E 이력곡선.  
Fig. 7 Polarization-electric field characteristics of STO film at 5000 Å




그림 8 증착 박막의 SEM 표면사진.  
Fig. 8 Surface scanning electron microscopy image of STO film.

그림 8은 SEM(JEOL 5404)를 사용하여 큐빅 페로브스카이트 구조의 STO 박막에 대하여 증착온도에 따른 시료의 표면 사진을 관찰하였다. 그림(a)은 50°C에서 증착한 표면형상으로 박막 균열 없이 치밀한 조직을 이루고 있으며 미세구조에서 구형으로 고르게 분포되어 있고 0.03 μm 정도 크기의 grain들을 가짐을 알 수 있었으나 낮은 증착온도의 영향에 의하여 박막 입체의 결정이 작은 것으로 판단된다. 그림(b)과 그림(c)은 증착온도 100°C와 200°C에서 표면사진으로 각각 0.6 μm과 0.5 μm의 크기로 large roseate의 치밀한 미세구조를 이루고 있으며, 입체면에서 파이로클로로상은 존재하지 않는 양호한 특성을 보이고 있다. 100°C에서는 약간 grain이 크고 거칠하지만 200°C에서는 cluster상으로 미세한 구조로 균일한 STO 박막임을 확인할 수 있었다.




그림 9 STO 박막의 X-ray 회절피크.  
Fig. 9 X-ray diffraction patterns of STO film.

X-Ray 회절분석기(Rigaku, M/Max-38)를 사용하여 시료를 측정각( $2\theta$ )으로  $20^\circ \sim 90^\circ$ 의 영역에서  $2^\circ/\text{min}$ 의 속도로 STO/SiO<sub>2</sub>/Si 박막을 측정하였다. 그림 9는 증착온도 200°C에서 박막의 피크는 (100), (220)면의 면지수가 나타났으며, (220)측에서 40760cps 정도를 보였다. 이 때의 Nelson-Riley의 보정식에 의한 격자상수  $a = 3.904\text{\AA}$  정도임이<sup>[14]</sup> 보고되고 있다. 저온증착으로 STO 유전체 박막의 단일 결정상을 얻을 수 있음을 확인하였다.

#### IV. 결 론

본 연구에서는 RF 마그네트론 스퍼터링 방법에 의해서 유전체 세라믹스 Al/STO/Si와 Al/STO/Ag/TiN/Si 캐패시터 박막을 제작하고 증착온도와 두께에 따른 전기적인 특성을 분석한 결과 다음과 같은 결론을 얻었다.

1. STO 박막의 정전용량은 박막 두께가 증가할수록 낮게 나타났으며 증착온도가 높을수록 높게 나타났다.
2. 박막 시료에 순방향바이어스와 역방향 바이어스시의 반전영역이 이동함을 보였으며 두께가 두꺼울수록 반전영역이 넓어졌다.
3. 박막시료의 저항 값은 증착온도가 증가함에 따라서 조금씩 감소함을 보였다.
4. 유전상수는 주파수의 영향을 받는 반면 증착온도가 증가함으로 인해서 증가추세를 보이고 있으며 두께가 증가할수록 유전상수 값이 증가함을 알 수 있었다.
5. STO 박막의 히스테리시스 특성을 분석결과 전형적인

P-E 유전체 특성을 ±9V의 전계에서 P-E 특성곡선을 나타내었다.

### 감사의 글

본 연구는 1998년도 조선대학교 학술연구비 지원에 의하여 연구되었음

### 참 고 문 헌

- [1]. D. K. Choi, O. K. Kwon, Y. H. Kim, and T. G. Lee, "The Effect of Thermal Treatments on the Peel Adhesion Strength of Pt/Ti Thin Film for a Bottom Electrode of Ferroelectric Materials" Korean Journal of Materials Research, vol. 6, pp. 610-617, 1996.
- [2]. G. W. Dietz and W. Antpöhler, M. Klee, and R. Waser, "Electrode influence on the charge transport SrTiO<sub>3</sub> thin films" J. Appl. Phys. 78(10), pp. 6113-6121, 15 November 1995.
- [3]. M. H. Teh, K. S. Liu and I. N. Lin, "Structure and dielectric properties of SrTiO<sub>3</sub> films prepared by pulsed laser deposition technique" J. Appl. Phys. vol. 34, pp. 2247-2452, May 1995.
- [4]. S. Zhang, C. Zhong, and X. Qin, "A low-temperature sintered SrTiO<sub>3</sub>-based grain boundary layer ceramic with stable resistivity against applied electric field" Journal of Materials Science, 14, pp. 1672-1673, 1995.
- [5]. H. E. Weaver, "Dielectric properties of single crystals of SrTiO<sub>3</sub> at low temperatures", J. Phys. Chem. Solids, 11, pp. 274-277, 1959.
- [6]. D. S. Kim and J. S. Lee, "Electrical properties of SrTiO<sub>3</sub> thin films deposited at low temperatures RF magnetron sputtering", J. K. Vac. Soc., vol. 5, pp. 350-364. December 1996.
- [7]. N. Yamaoka and T. Matsui, "Properties of SrTiO<sub>3</sub> based boundary layer capacitors", Advances in Ceramics, Soc. Columbus, Ohio, vol. 1, pp. 232-241, 1981.
- [8]. S. Matsubara, T. Sakuma, S. Yamamichi and Y. Miyasaka, "Ferroelectric thin films", Mat. Rec. Soc. Proc. vol. 200, Pittsburgh, PA, pp. 243-253, 1990.
- [9]. K. Koyama, T. Sakuma and S. Yamamichi, "A stacked capacitor with (Ba<sub>x</sub>Sr<sub>1-x</sub>)TiO<sub>3</sub> for 256MDRAM" Technical Digest of International Electron Devices Meeting(IEDM '91), pp. 823-826, Dec. 1991.
- [10]. Z. W. Sun, G. Campet, "n-GaAs photoelectrodes coated with SrTiO<sub>3</sub>-based films: charge transfer mechanisms and stability" Materials Science and Engineering, B5 pp. 455-464, 1989.
- [11]. R. Pelster, "A novel analytic method for the broad band determination of electromagnetic impedances and material parameters," IEEE Trans. Microwave Theory and Tech., vol. 43, pp. 1494-1501, 1995.
- [12]. K. W. Bennett, P. S. Brody, B. J. Rod, L. P. Cook, "Dielectric constant and hysteresis loop remanent polarization from 100Hz to 2MHz for thin ferroelectric films", Mat. Res. Soc. Symp. Proc. vol. 243, pp. 507-512, 1992.
- [13]. M. H. Yeh, K. S. Liu and I. N. Lin, "Structure and dielectric properties of SrTiO<sub>3</sub> films prepared by pulsed laser deposition technique", Jap. J. Appl. Phys. vol. 34, pp. 2247-2452, 1995.
- [14]. P. Tejedor, V. M. Fuenzalida, and F. Briones, "Effect of SiO<sub>2</sub> buffer layers on the structure of SrTiO<sub>3</sub> films grown on silicon by pulsed laser deposition", J. Appl. Phys. vol. 80, pp. 2799-2803, Sept. 1996.

### 저 자 소 개



오 금 곤 (吳 金 坤)

1946년 1월 17일 생. 1968년 조선대학교 전기공학과 졸업. 1994년 동신대학교 대학원 전기·전자공학부 졸업. 현재 조선대학교 전기공학과 교수



이 우 선 (李愚宣)

1952년 1월 23일 생. 1974년 조선대학교 전기공학과 졸업. 1984년 중앙대학교 대학원 전기공학과 졸업(공박). 1982년 매사추세츠 주립대 IBRD 교환교수. 1989년 Purdue Univ. 과학재단과원 포스터 닥터. 현재 조선대학교 전기공학과 교수

Tel : 062-230-7024

E-mail : wslee@mail.chosun.ac.kr




김 남 오 (金 南 伍)

1967년 2월 9일 생. 1994년 조선대학교 전기과 졸업. 1996년 조선대학교 대학원 전기공학과 졸업(석사). 1999년 동 대학원 전기공학과 졸업(공박). 현재 조선대학교 전기공학과 외래강사.



김 재 민 (金 在 玑)

1937년 10월 29일생. 1961년 전남대 전기 공학과 졸업. 1970년 조선대학교 대학원 전기공학과 졸업(석사). 1990년 동 대학원 전기공학과 졸업(공박). 현재 동신대학교 전기 · 전자공학부 교수.



김 상 용 (金 相 用)

1990.1~1996 현대전자 반도체연구소 CVD/PVD 담당 주임연구원. 1M, 4M, 64M Memory 반도체개발(PVD/CVD 담당). CMP 공정개발. 1996.11~아남반도체(주) CMP Manager



이 병 성 (李 丙 成)

1968년 8월 17일생. 1993년 충남대학교 전기 공학과 졸업. 1995년 충남대학교 전기공학과 대학원 졸업(석사). 1995~현재 한국 전력공사 전력연구원 전력계통연구실 근무.