

논문 99-8-2-10

광섬유 엔진 모니터용 압력센서를 위한
프로그램 가능한 고속 저전력 8 비트 아날로그/디지털 변환기
채용웅

A Programmable Fast, Low Power 8 Bit A/D Converter
for Fiber-Optic Pressure Sensors Monitoring Engines

Yong Yoong Chai

요약

각각 8개의 N과 P채널 EEPROM을 이용하여 광섬유 엔진 모니터용 압력센서를 위한 A/D 변환기를 설계하였다. EEPROM의 쓰기와 소거동작에서 요구되는 높은 프로그래밍 전압의 크기를 낮추기 위한 지역전계강화 효과가 소개된다. 프로그래밍 모드에서 EEPROM의 선형적 저장능력을 관찰하기 위해 MOSIS의 1.2 μm double-poly CMOS 공정을 이용하여 셀이 제작되었다. 그 결과 1.25V와 2V구간에서 10mV 미만의 오차 내에서 셀이 선형적으로 프로그램 되는 것을 보았다. 이러한 실험 결과를 이용하여 프로그램 가능한 A/D 변환기의 동작이 Hspice에서 시뮬레이션 되었으며, 그 결과 A/D 변환기가 37 μW 의 전력을 소모하고 동작주파수는 333MHz 정도인 것으로 관찰되었다.

Abstract

A programmable A/D converter for an embedded fiber-optic combustion pressure sensor has been designed with 8 N and P channel MOSFETs, respectively. A local field enhancement for reducing programming voltage during writing as well as erasing an EEPROM device is introduced. In order to observe linear programmability of the EEPROM device during programming mode, a cell is developed with a 1.2 μm double poly CMOS fabrication process in MOSIS. It is observed that the high resolution, of say 10mVolt, is valid in the range 1.25volts to 2volts. The experimental result is used for simulating the programmable 8 bit A/D converter with Hspice. The A/D converter is demonstrated to consume low power, 37 μW by utilizing a programming operation. In addition, the converter is attained at the conversion frequency of 333 MHz.

I. 서 론

90년대 들어 주문형 반도체 기술의 진보에 따라 실리콘을 이용한 시스템 개발이 활기를 띠고 있다. 마이

계명대학교 전자공학과 (Dept. of Electronic Eng.,
Keimyung Univ.)

본 연구는 1988년도 계명대학교 비사연구기금으로 이루어졌음
<접수일자 : 1998년 9월 2일>

크로컴퓨터를 내장한 스마트 센서 분야도 재료, 집적회로 등의 첨단기술 토양 위에서 혁신적 발전을 거듭하고 있다. 이것은 센서시스템의 소형화, 고집적화, 저가격화에 따른 필연적인 움직임이라 할 수 있을 것이다. 스마트센서는 자동차의 에어백이나 ABS 등과 같은 실시간이 요구되는 시스템에서 많이 사용되고 있으며 시스템의 운용 속도는 중요한 요소 기술로 여겨지고 있다. 이와 같이 스마트센서가 고속을 요구하는 시스템에

사용되어지는 경우 채취된 아날로그 신호를 마이크로 컴퓨터에 전달하는 A/D 변환기의 운용속도는 감지장치 시스템의 성능을 크게 좌우하게 될 것이다. 최근 들어 휴대용 시스템의 확산으로 고속뿐만 아니라 저전력 A/D 변환기에 대한 수요 역시 크게 증가하고 있다.

고속의 A/D 변환기를 필요로 하는 장치의 하나로서 자동차 엔진 모니터용 압력센서가 있다^{[1][2]}. 자동차 엔진 모니터용 압력센서는 자동차 엔진의 완전연소를 도모하여 자동차의 연비를 향상시키고 공해물질의 배출을 최소화시킬 목적으로 사용되는 장치이다. 특히 광섬유를 이용한 압력 센서는 가볍고, 부패하지 않으며, 응답속도가 빠르고, 전자장에 영향을 받지 않으며, 온도 동작범위가 기존의 plastic fiber 방식에 비해 넓다는 장점을 가지고 있다. 광섬유 압력센서의 감지부는 그 특성상 자동차 엔진 내부에 위치하여 엔진의 압력상태를 수시로 모니터링하고 그에 따라 적절히 연료의 혼합비율을 조절하여 자동차 엔진의 연소 특성을 향상시킨다. 그러나 광섬유 압력센서가 장착되는 자동차의 특성상 주행시의 불규칙한 진동이나 엔진의 온도 등은 정확한 엔진상태의 모니터링에 대한 장애요소가 된다. 예를 들어 광센서의 굴절, 광카넥터의 기계적 접촉이나 온도의 불안정, 센서가 위치한 엔진부의 지나치게 높은 온도, 광원이되는 빛발광 다이오우드와 감지기간의 광결합계수 변화등으로 인해 센서에 감지된 신호가 크게 왜곡될 수 있으며 이것은 정확한 엔진 압력의 감지를 어렵게 하고 있다.




그림 1. 광섬유 엔진 모니터용 압력센서의 블록도

Fig. 1. A block diagram of a fiber optic combustion pressure sensor for a status monitoring device

그림 1에 광섬유센서를 이용한 엔진압력 보상회로의 블럭도가 나타나있다. 엔진압력센서 시스템은 엔진의 압력 상태를 나타내는 광원, 광원감지부, 광원커플러 등의 광소자를 포함하는 전기회로로 구성되어있다. 시스템의 동작은 엔진압력의 크기가 광커플러에 의해 전

기신호로 변환되어 시스템에 전달되어 읽혀지고 이 정보로부터 엔진상태의 이상여부를 판단하여 엔진의 운용속도를 조절하게 된다. 이와 같은 시스템의 구성에서 고속의 광원신호라는 특성뿐 아니라 실시간의 보상을 위해서 고속의 변환기가 필수적이라 하겠다.




그림 2. (a) Chopper-inverter 비교기 (b) 부유 게이트 트랜지스터를 이용한 비교기 (c) CMOS 인버터 DC 전달특성 곡선

Fig. 2. (a) Chopper-inverter comparator
(b) Comparator with floating gate MOSFET
(c) CMOS inverter DC transfer characteristic

그림 2에 나타난 chopper-inverter 비교기는 그 단순한 구조로 인해 고속으로 운용되는 플레쉬형 변환기에서 많이 사용되어 왔다^{[3]-[5]}. 그러나 상기 비교기는 기준전압의 생성을 위한 저항체의 연결 구조로 인해 외부전원의 변화가 그대로 기준전압에 반영되고 idle 상

태에서도 DC 전류의 소모가 있으며 기준전압과 입력전압의 비교 시마다 발생하는 동적인 캐패시터 커플링으로 인해 전력의 소모가 커서 휴대용 시스템의 사용에는 적합하지 못하였다. 또한 인버터 사이에 존재하는 캐패시터는 비교기의 크기를 증가시키고 운용 속도를 감소시키는 요인이 되고 있다. 이러한 운용속도의 감소 현상은 MOS 스위치의 feedthrough 현상을 제어하기 위한 auto-zero 방식의 도입으로 인해 더욱 심화되었다.

본 논문의 플래쉬형 변환기에서 사용되는 비교기는 (그림 2(b)) EEPROM에 기준전압 정보를 프로그래밍을 통해 인버터 자체에 저장하고 이를 이용하여 시스템으로 들어오는 입력신호와 기준전압을 비교하여 그에 해당하는 논리값을 출력하도록 설계되었다. 따라서 본 논문에서 제안되는 비교기는 기존의 chopper inverter 구조의 비교기에서 사용되던 캐패시터와 MOS 스위치가 사용되지 않기 때문에 고속, 저전력 변환기 시스템에 적합할 것이다.

본 논문은 다음과 같이 구성되어 있다. II장은 본 논문에서 사용된 EEPROM의 구조와 동작에 대해 설명한다. III장은 트랜지스터의 선형적 문턱전압 조절을 가능하게 하는 프로그래밍 방식과 8비트 A/D 변환기 구조에 대하여 설명한다. IV장에서는 EEPROM 특성 측정 결과와 이를 이용한 A/D 변환기의 시뮬레이션을 보인다. V장에서는 결론으로 끝을 맺는다.

II. EEPROM의 선형적 프로그래밍

그림 2(c)에 나타난 CMOS 인버터의 전달특성 곡선은 MOS 트랜지스터의 면적과 길이의 비, 전공과 전자의 이동도, 온도 등에 의하여 좌나 우로 이동된다^[6]. 그러나 실제로 공정이나 환경에 의해 좌우되는 파라미터들을 이용하여 전달특성 곡선을 조절하는 것은 쉬운 일이 아니다. 본 논문에서는 제안된 비교기는 CMOS 인버터의 전달특성 곡선을 설계적 측면에서 선형적으로 변환시키기 위하여 EEPROM을 이용하였다^{[7]-[9]}.

그림 3은 두 개의 각기 다른 poly-poly형 EEPROM의 구조를 보이고 있다. 이 구조는 FLOTOX 형 EEPROM에 있는 thin tunnel oxide 공정이 없기 때문에 생산성을 높일 수 있는 장점이 있는 것으로 알려져 있다. EEPROM의 부유게이트에 선형 정보를 저장한다는 것은 부유게이트에 특정 양의 전하를 넣고 빼

는 것을 의미하는 것으로써, 이를 위해 F-N(Fowler-Nordheim) 터널 전류가 이용된다. 부유게이트에 일단 저장된 정보는 외부 전위가 제거되어도 실리콘기판 및 제어게이트 양쪽의 높은 에너지 장벽으로 인해 움직일 수 없게 되며, 이러한 원리로 EEPROM의 불활성 특성이 가능하게 되는 것이다^[10].




그림 3. Type 1 과 type 2 의 평면도와 투시도 (a)
type 1 (b) type 2

Fig. 3. Layout of type 1 and type 2 seen from the top and in perspective (a) type 1 (b) type 2

EEPROM에서 전하의 이동은 쓰기와 소거라는 두개의 동작을 통하여 이루어진다. 쓰기동작은 부유게이트에 음전하를 충전시키는 것으로서, 이로 인해 N채널 트랜지스터의 문턱전압은 양의 방향으로 이동하게 된다. 이것은 EEPROM의 컨트롤게이트에 높은 전압이 인가되고 인젝터가 접지될 경우 강한 전기장이 컨트롤게이트에서 인젝터 방향으로 발생되어 일어나는 현상이다. 반대로 소거동작은 부유게이트에 있는 음전하를 인젝터로 방전시키는 것으로서, 이는 N채널 트랜지스터의 문턱전압을 음의 방향으로 이동시킬 것이다. 이러한 동작은 쓰기동작에서와 반대로 인젝터에는 높은 전압을 인가하고 컨트롤게이트는 접지 시킬 때 발생한다.

P채널 EEPROM의 쓰기와 소거동작에 의한 전달특성의 이동 방향은 N채널 트랜지스터와 반대이다.

이와 같이 쓰기와 소거동작을 통해 CMOS 인버터를 이루는 N과 P채널 EEPROM을 프로그램 시키게 되면 인버터의 전달특성 곡선은 좌우로 이동하게 될 것이다(그림 2(c)). 이렇게 프로그램에 의해 조절되는 전달특성 곡선의 천이영역(N과 P채널 트랜지스터가 동시에 포화되는 영역)은 기존 비교기에서의 기준전압 정보에 해당되는 것으로서 비교기로 들어오는 입력신호 값에 따라 1과 0의 논리값을 출력하게 될 것이다. 따라서 A/D 변환기의 제작을 위해서는 비트별 크기에 따라 각기 다른 천이영역을 갖도록 비교기를 프로그램하면서 것이다. 이렇게 일단 프로그램된 정보는 EEPROM의 불활성 특성으로 인해 외부전원 없이도 영구히 보존되게 된다. 따라서 이러한 특성을 이용한 변환기가 제작되면 기준전압 회로를 위해 기존의 변환기에서 사용되던 Vdd와 접지간 DC 패스의 제거가 가능하여 idle 상태에서 전력의 소모가 없게 될 것이다. 또한 기준전압은 외부전원과 별개이기 때문에 Vdd의 변화에 영향받지 않으며, 부유게이트에 저장된 기준전압 정보는 이미 인버터 자체에 내장되어 있기 때문에 입력신호에 대해 비교기는 즉각적으로 반응하여 기존의 비교기에 비해 월등히 빠른 동작이 가능할 것이다. 또한 본 비교기는 CMOS 인버터의 스위칭 시에 발생하는 것 외에는 전력의 소모가 없으며, 스위칭에 의한 전력소모 조차도 전체의 비트 라인에서 발생하는 것이 아니라 로직의 변화가 있는 비트 라인에서만 발생하기 때문에 평균 전력의 소모는 기존의 방식에 비해 월등히 줄어들게 될 것이다. 마지막으로 프로그램을 위한 트리밍 기법은 변환기의 Nonlinearity나 Offset 등의 제거에도 활용될 수 있을 것이다.

그림 3은 두 개의 부유게이트 모양이 다른 EEPROM 구조를 나타내고 있다. 그림 3(a)는 Thomsen에 의해 제안된 poly-poly EEPROM의 구조를 보이고 있으며 이것을 type 1이라 하겠다^[11]. 본 구조에서 F-N 터널링을 위한 지역전계강화 효과는 단순히 polysilicon- $Si O_2$ 접합부의 asperity라는 거친 표면만을 이용하였다. 반면에 그림 3(b)는 본 논문에서 제안된 셀로서(type 2) 부유게이트에서 전자가 나가게 되는 통로에 돌출 구조를 형성시킴으로서 전자가 유출입되는 방향으로 전계의 세기가 증가되도록 하였다. 이와 같은 지역전계강화는 전계 진행 방향의 돌출부가

형성하는 각의 크기에 따라 전계의 크기가 반비례한다는 원리를 이용한 것이다^[12]. 즉 쓰기동작의 프로그램에서는 그림 3(b)의 A와 B에 위치한 모서리에 의해 인저터에서 부유게이트 방향으로 진행되는 전계의 크기가 증가하게 되고, 반대로 소거동작에서는 C,D,E,F에 위치한 모서리에 의해 부유게이트에서 인저터 방향으로 진행되는 전계의 크기가 강화되는 것이다. 따라서 Thomsen과 본 논문에서 제안된 EEPROM에 동일한 외부전압이 가하여졌을 경우 후자에서 보다 많은 터널링 전자의 이동이 예상된다. 이것은 제안된 방식으로 제작된 EEPROM이 보다 낮은 전위에서 프로그래밍이 가능하다는 것을 의미하는 것으로서, 프로그래밍 전압 강하는 EEPROM의 수명과 시스템의 신뢰성 향상에 기여하게 될 것이다^[9].

III. 프로그램 가능한 A/D 변환기

그림 4는 프로그램 가능한 8비트 A/D 변환기 회로를 보이고 있다. 변환기는 NMOS와 PMOS 폴디드 차동증폭기, 쉬프트레지스터(sw0), 프로그래밍과 동작 모드 선택스위치(sw1), 바이어스 선택회로, 비트라인을 이루는 N과 P채널 EEPROM 등으로 구성되어 있다. 인저터는 두 개의 양방향성 다이오우드 특성을 가지고 있다는 의미에서 다이오우드가 겹쳐져 있는 모양으로 나타내었다(그림 4).

본 변환기는 변환기 동작전의 트리밍을 위한 프로그래밍 모드와 실제로 변환기 역할을 수행하는 동작 모드로 분리된다. 먼저 동작 모드에 들어가기 전에 변환기는 반드시 프로그래밍 모드를 통하여 각 변환기의 전달특성 곡선이 저장되어야 한다. 이를 위해 그림 4에 나타난 sw1가 on 되고, sw0에 의해 특정 비트라인이 선택됨으로써 프로그래밍이 시작된다. sw0은 8비트 직렬 스테이틱 쉬프트 레지스터로 구성되어졌으며 이것은 8개의 비트라인 중에 하나를 활성화시키는데 사용될 것이다. 한 비트 라인에는 CMOS 인버터를 구성하는 N과 P채널 EEPROM이 각각 하나씩 있어서 8비트의 변환기에 대해서는 총 16번의 프로그래밍 동작을 요구하게 된다. 프로그래밍 동작이 끝나게 되면 sw1은 off 되고 이 때부터 변환기의 동작모드가 시작된다. 그림 5는 이 때 재구성된 변환기 모습을 보이고 있다.




그림 4. 전체 8 bit A/D 변환기의 회로도

Fig. 4. Overall circuit diagram of 8 bit A/D converter




그림 5. 동작모드에서의 8 비트 A/D 변환기 회로도

Fig. 5. Circuit diagram of 8 bit A/D converter during operating mode

1. 프로그래밍 모드

EEPROM의 디지털 프로그래밍에는 1과 0이라는 두 개의 논리값 만이 존재하기 때문에 그 제어가 단순한 반면에 아날로그 프로그래밍은 어떠한 값의 표현도 가능해야하기 때문에 다소 복잡한 제어 회로가 요구된다^[9]. 본 논문에서는 트랜지스터의 문턱전압이 선형적 기준전압에 대응되도록 하기 위하여 아날로그 프로그래밍 기법을 사용한다. 프로그래밍 모드의 초기동작은 쓰기동작을 통하여 N과 P 채널 부유게이트에 음전하를

포화시키는 것으로 시작된다. 이를 위해서는 그림 4의 vinjn0-7과 vinjp0-7을 접지시키고 gvin에 높은 프로그래밍 펄스를 가하여야 한다. 다음에는 소거동작을 통하여 부유게이트에 있는 전하를 서서히 제거함으로써 특정 전하가 부유게이트에 잔류하도록 하여 어떠한 형태의 기준전압 값에 대해서도 트랜지스터의 문턱전압이 같아지도록 트리밍 하는 것이다. 이러한 소거동작을 위해서 gvin은 접지시키며, 소거하고자 하는 특정 EEPROM의 인젝터(vinjn0-7과 vinjp0-7 중에 하나)에는 높은 프로그래밍 펄스를 가하고 나머지는 인젝터들은 floating 시켜야 한다. 이러한 동작 후에 해당 트랜지스터의 문턱전압 상태를 읽고 만약 트랜지스터의 문턱전압이 기준전압과 같으면 소거동작은 멈추게 되며, 그렇지 않으면 소거동작은 계속 진행되어야 한다. 이러한 소거동작은 각각의 EEPROM에 대해서 모두 행해져야 하며, 이 때의 기준전압의 크기는 비트 라인의 위치에 의하여 결정된다. 그림 6은 N 채널 EEPROM의 프로그래밍 모드의 시스템 블록도로서 PEDC(programming enable/disable determination circuit), PTDC(programming type determination circuit), HVPG(high voltage pulse generator) 등의 블럭으로 구성되어 있으며 그 기본구조는 폐회로이다. 여기에서 PEDC는 프로그래밍의 시작과 종료를 나타내는 신호를 제어하고, PTDC는 쓰기와 소거동작의 구분하고, HVPG는 프로그래밍 펄스를 만드는 데에 사용된다^[9]. 그림 6의 read 신호를 이용하여 sw1,2의 on, off 상태에 따라 비교기의 입력단으로 기준전압(Vref)이 들어가거나 Vout이 출력되게 된다. 비교기로 사용되는 종목

기는 풀디드형 차동증폭기로서 이는 입력 신호단의 동작범위와 비교기의 DC 계인을 동시에 키우기 위하여 사용되었다.

본 A/D 변환기는 CMOS 인버터 구조를 가지고 있기 때문에 N과 P채널 EEPROM에 대해 각기 다른 비교기가 사용된다. 따라서 그림 6의 N 채널 EEPROM을 위한 비교기 외에도 P채널 EEPROM을 위한 비교기가 별도로 존재하여야 하며 이것은 그림 4에 나타나 있다. NMOS 차동증폭기의 입력단은 그림 4에서 MN8과 8개의 부유게이트(MN0-MN7) 중에서 선택된 두 개의 트랜지스터로 구성되며, PMOS 차동증폭기의 입력단은 MP8과 8개의 부유게이트(MP0-MP7) 중에서 선택된 두 개의 트랜지스터로 구성된다. NMOS 비교기의 출력단은 MN9-MN12, MP15-MP16, MP8 전체와 MN0-7 중 하나로 구성되어 있으며, PMOS 비교기의 출력단은 MN15-MN16, MP9-MP12, MN8 전체와 MP0-7 중 하나로 구성된다. 프로그래밍 모드 동안에 한 비교기가 동작 중에 있게 되면 다른 비교기의 동작은 제한되어야 하며 이를 위해 바이어스 전압(Vb3-6)이 이용된다.




그림 6. 아날로그 프로그래밍을 위한 블록도

Fig. 6. Block diagram of analog programming operation

2. 동작모드

프로그래밍 동작이 완료되면 그림 4에 나타난 sw1에 의해 증폭기를 포함한 프로그래밍에 이용되었던 주변회로는 변환기로부터 분리되며 그림 5와 같은 CMOS 병렬 인버터 구조가 형성된다. 그림에서 각 비트라인 인버터의 전달특성 곡선은 프로그래밍을 통해 등간격으로 배치되게 되며, 이러한 각기 다른 전달특성 곡선은 입력 아날로그 신호(gvin)에 대해 디지털 썬더메터 코드(v0-7)를 출력하게 된다.

IV. 실험 결과

그림 7(a)는 Thomsen에 의해 제작된 EEPROM(type 1)과 본 논문에서 제안된 EEPROM(type 2)에서 쓰기 동작시에 F-N 터널링을 일으키는 프로그래밍 전압과 전류 밀도의 관계를 비교하여 보이고 있다. 본 논문에서 제안된 EEPROM의 실리콘 제작 공정은 Thomsen의 것과 동일한 것으로서 MOSIS의 1.2 μ m double poly CMOS 공정에서 제작되었다. 그림의 결과는 Thomsen의 셀에서는 쓰기동작시에 15.4V(type 1)에서 터널링이 일어나고 본 고에서 제안된 셀에서는 터널링이 13V(type 2)에서 일어나는 것을 보이고 있다. 따라서 본 논문에서 제안된 구조로 인해 F-N 터널링을 위한 프로그래밍 전압이 Thomsen에 의해 제안된 구조에 비해 2.4V가 낮은 것을 알 수 있다. 한편 그림 7(b)는 소거동작에서의 F-N 터널링을 위한 프로그래밍 전압과 전류 밀도와의 관계를 보이고 있다. 그림으로부터 Thomsen의 셀에서는 11.6V(type 1)에서 터널링이 일어나고 본 논문에서 제안된 셀에서는 10.4V(type 2)에서 터널링이 일어나는 것을 알 수 있다. 따라서 양자간의 F-N 터널링을 위한 전위차는 1.2V로서 쓰기동작에서의 전위차에 비해 다소 낮게 나타났다. 이러한 차이는 소거동작의 경우에는 Thomsen의 소자에서도 asperity 외에 지역전계강화 효과를 나타내는 모서리가 부분적으로 존재하기 때문이다^[11].




그림 7. (a) 쓰기동작에서의 type 1과 type 2의 비교

(b) 소거동작에서의 type 1과 type 2의 비교

Fig. 7. (a) Comparison of type 1 and type2 in programming operation

(b) Comparison of type 1 and type2 in erasing operation

그림 8은 특정 기준전압을 프로그래밍 한 후에 읽기 동작을 통해 출력된 값과 기준전압과의 차이를 보여주는 그래프이다. 그림으로부터 기준 전압이 1.25V에서 2V 구간에서 EEPROM 셀의 정밀도가 10mV 이하로 나타나는 것을 알 수 있다. 이것은 EEPROM이 상기

구간에서 10mV 이하의 오차 내로 정보를 저장할 수 있다는 것을 의미한다.




그림 8. 기준전압과 저장전압 간의 전위차

Fig. 8. Magnitude of mismatch between reference and stored voltages




그림 9. A/D 변환기의 전달특성 곡선

Fig. 9. Transfer characteristic of A/D converter

그림 9는 그림 5의 인버터 회로를 등간격으로 프로그램한 후에 전달특성 곡선의 변화를 시뮬레이션한 그림이다. 각 인버터 단의 문턱전압의 변화를 위해 Hspice의 NMOS와 PMOS VTO 파라미터를 20mV씩 등간격으로 배치하였으며, 이것은 실제로 제작된 칩의 테스트 결과(그림 8)로부터 나타난 셀의 비선형 프로그래밍 특성을 변환기의 DNL 크기에 반영한 것이다.

그림 10은 비교기의 동작속도와 인버터 단수와의 관계를 보이고 있다. 그림에서 N은 인버터의 단수를 표시하며 인버터가 증가할수록 동작속도가 감소하는 것을 볼 수 있다. 3단의 인버터의 경우 비교기 동작시간은 3nsec 가량 되는 것을 알 수 있다. 그러나 이와 같이 인버터 단수의 증가에 따른 운용속도의 증가는 반대 급부로 전력소모의 증가를 가져오게 되며 이것이 그림 11에 나타나 있다. 3단의 인버터의 경우 소모되는

전력은 $37 \mu\text{W}$ 인 것으로 관찰되었으며, 이러한 비교기의 전력 소모는 변환기의 총 전력소모와 같다. 그 이유는 변환기의 출력이 써모메터 코드를 출력하며 그 동작이 static 하기 때문에 입력신호의 변화에 대해 변환기의 출력코드는 단지 한 비트에서만 일어나기 때문이다.




그림 10. 과도응답 대 인버터 단수

Fig. 10. Transient response versus number of stages




그림 11. 전력소모 대 인버터 단수

Fig. 11. Power consumption versus number of stages

V. 결론

16개의 부유게이트를 이용하여 광섬유 엔진 모니터용 압력센서를 위한 8비트 프레쉬형 A/D변환기를 설계하였다. 광섬유 압력센서의 감지부는 자동차 엔진 내부에 위치하여 엔진의 압력상태를 수시로 모니터링하고 그에 따라 적절히 연료의 혼합비율을 조절하여 자동차 엔진의 연소 특성을 향상시키는 기능을 하는 장치로서 엔진압력의 상태는 수시로 광섬유를 통해 CPU에 전달되어 제어된다. 광원과 같은 높은 주파수대역을

다루는 스마트 센서형의 압력센서에서는 고속으로 운용되는 변환기의 개발이 필수적이다. 본 논문에서 EEPROM으로 구성된 단순한 CMOS 인버터 체인 구조형의 고속의 변환기가 설계되었다. 높은 프로그래밍 전압이 시스템의 수명과 안정을 해치는 것을 막기 위하여 EEPROM의 부유게이트 모양에 다소 변화를 주어 기존의 poly-poly형 EEPROM에 비해 낮은 전압에서 F-N 터널링이 일어나도록 하였다. N채널 트랜지스터 프로그래밍 동작범위는 1.25V와 2V 사이에서 10mV이하의 오차 내에서 원하는 기준전압이 부유게이트에 저장되는 것을 보았다. 따라서 변환기의 DNL을 고려하여 각 인버터 전달특성의 간격은 20mV로 제한하여 simulation 하였다.

이러한 비교기로 구성된 변환기는 비교 동작이 static하게 이루어지기 때문에 플레쉬형의 구조를 취한다고 해도 기존의 프레쉬형 변환기에서와 같은 과도한 전력소모는 없을 것이다. 프로그래밍을 통한 기준전압 회로의 제거는 idle상태에서 DC 전력의 소모와 외부전원의 변화에 대한 반응을 근본적으로 제거하였다. 따라서 본 비교기는 휴대용 장비의 스마트 센서에 들어가는 변환기의 제작에 유용하게 쓰일 것이다.

참고 문헌

- [1] Marek T. Wlodarczyk, "Long-Life Fiber-Optic Pressure Sensors for Monitoring and Control of Gas Machinery," SPIE Process Monitoring Applications of Fiber Optic Sensors Conference at Boston, November 1-6, 1998.
- [2] Marek T. Wlodarczyk, "Embedded Fiber-Optic Combustion Pressure Sensor for Automotive Engine Controls," FISITA World Automotive Congress, September, 1988.
- [3] K. Kusumoto et. al, "A 10-b 20-Mhz 20-mW

Pipelined Interpolating CMOS ADC," IEEE J. Solid-State Circuits, vol. 28, no. 12, pp. 1200-1206, Dec. 1993.

- [4] M. Yotsuyanagi et. al., " A 2 V, 10, 20M sample/s, Mixed-Mode Subranging CMOS A/D Converter," IEEE J. Solid-State Circuits, vol.30, no. 12, pp. 1533-1537, Dec. 1995.
- [5] D. J. Allstot, "A Precision Variable-Supply CMOS Comparator", IEEE J. Solid-State Circuits, vol. sc-17, no. 6, pp. 1080-1087, Dec. 1982.
- [6] Neil H. E. Weste and Karman Eshraghian, "Principles of CMOS VLSI design," Addison Wesley, 1993.
- [7] A. Simoni et. al., "A Single-Chip Optical Sensor with Analog Memory for Motion Detection", IEEE J. Solid-State Circuit, vol. 30, no. 7, July 1995.
- [8] K. Takeuchi et. al., "A Double-Level-Vth Select Gate Array Architecture for Multilevel NAND Flash Memories", IEEE J. Solid-State Circuit, vol. 31, no. 4, Apr. 1996.
- [9] Y. Y. Chai et. al., "A 2x2 Analog Memory Implemented with a Special Layout Injector," IEEE J. Solid-State Circuit, vol. 31, no. 6, pp. 856-859, Jun. 1996.
- [10] H. Haznedar, "Digital Microelectronics", The Benjamin/Cummings Pub. Com., pp. 481-491, 1991.
- [11] A. Thomsen et al., "A floating-gate MOSFET with tunnelling injector fabricated using a standard double-polysilicon CMOS process", IEEE Electron Device Lett., vol.12, no.3, pp.111-113, Mar. 1991.
- [12] R. B. Marcus et. al., "The Oxidation of Shaped Silicon Surfaces", Journal of the electrochemical society, pp.1278-1281, June, 1982.

著 者 紹 介



채용웅 (蔡勇雄)

1958년 8월 16일 생.
1985년 서강대학교 전자공학과 졸업(공학사).
1991년 Oklahoma State Univ. 졸업(공학석사),

1994년 Oklahoma State University 졸업(공학박사).
1985년~'88년 LG정보통신 PABX 설계팀.
1995년~'96년 삼성전자 통신반도체 설계팀.
1997년~현재 계명대학교 컴퓨터전자공학부 조교수.
주관심분야: 집적회로설계, 시스템 센서설계, 신경회로망