

Shallow Trench 식각공정시 발생하는 결함의 후속열처리 및 산화공정에 따른 거동에 관한 연구

이영준, 황순원, 김현수, 이주욱*, 이정용*, 염근영
 성균관대학교 재료공학과, *한국과학기술원 재료공학과

Effects of Post Annealing and Oxidation Processes on the Removal of Damage Generated during the Shallow Trench Etch Processes

Y. J. Lee, S. W. Hwang, H. S. Kim, J. W. Lee*,
 J. Y. Lee*, and G. Y. Yeom

Department of Materials Engineering, Sungkyunkwan University, Suwon, 440-746, Korea
 *Department of Materials Engineering, Korea Advanced Institute of Science and Technology, Tajeon, 305-701, Korea

Abstract

In this study, submicron shallow trenches applied to STI(shallow trench isolation) were etched using inductively coupled Cl_2/HBr and Cl_2/N_2 plasmas and the physical and electrical defects remaining on the etched silicon trench surfaces and the effects of various annealing and oxidation on the removal of the defects were studied. Using high resolution electron microscopy(HRTEM), Physical defects were investigated on the silicon trench surfaces etched in both $90\%\text{Cl}_2/10\%\text{N}_2$ and $50\%\text{Cl}_2/50\%\text{HBr}$. Among the areas in the trench such as trench bottom, bottom edge, and sidewall, the most dense defects were found near the trench bottom edge, and the least dense defects at the trench sidewall. The silicon etched with $50\%\text{Cl}_2/50\%\text{HBr}$ showed more physical defects compared to that etched with $90\%\text{Cl}_2/10\%\text{N}_2$ and it was believed to be caused by energetic ion bombardment as well as hydrogen permeation. Thermal oxidation of 200\AA at the temperature up to 1100°C appears not to remove the defects formed on the etched silicon trenches for both of the etch conditions. To remove the physical defects, an annealing treatment at the temperature higher than 1000°C in N_2 for 30minutes was required. Electrical defects measured using a capacitance-voltage technique showed the reduction of the defects with increasing annealing temperature, and the trends were similar to the results on the physical defects obtained using transmission electron microscopy.

1. 서 론

소자분리 기술은 반도체 집적회로 소자 제조기술 중에서 가장 중요한 기술중의 한가지이다. 현재까지 가장 일반적으로 사용된 방법은 LOCOS (LOCAl Oxidation of Silicon) 기술이었으나 소자가 지속적으로 고집적화 됨에 따라 LOCOS가 지닌 단점 즉 bird's beak로 인한 active area의 축소, field oxide thinning, 그리고 낮은 planarity를 극복하는 새로운 소자분리기술을 필요로 하게 되었다.¹⁻³⁾ STI(Shallow Trench Isolation)은 deep submicron 소자의 소자간 분리공정의 적용에 있어서, 기존의 LOCOS방법을 이용한 소자분리 방법을 대체할 수 있는 가장 유력한 핵심기술로서 주목을 받고 있다.⁴⁻⁶⁾

STI(Shallow Trench Isolation)소자 분리 기술은 크게 트렌치 식각, CVD oxide refill, 그리고 평탄화공정의 3가지 과정으로 나뉘어 질 수 있다. 현재 trench식각에 사용되는 식각가스로는, 고농도로 도핑된 n⁺ 다결정 실리콘과 단결정 실리콘의 이방성 식각의 경향을 바탕으로한 염소계와 브롬계 플라즈마가 광범위하게 연구되고 있다.^{7, 8)} 하지만 대부분의 연구가 식각형상의 조절 및 식각 균일도, 식각속도, 그리고 식각선택도 등의 기본적인 식각 특성에 집중되고 있으며, 염소계와 브롬계 플라즈마를 식각가스로써 사용하여 shallow trench식각을 수행하였을 경우에 발생 가능한 잔류하는 격자 결함 및 오염에 관해서는 현재 완전한 이해 및 연구가 이루어지고 있지 않은 상태이다.

따라서 본 연구에서는 Cl₂/HBr 그리고 Cl₂/N₂ plasma를 이용하여 submicron silicon trench를 식각하였을 때 발생가능한 결함을 확인하며, 또한 이러한 발생된 결함을 제거하기 위한 결함 제거기술로서 후속 산화공정과 열처리공정의 효과에 대해서도 알아보고자 하였다. 결함에 대한 식각가스 조합 효과의 영향과 후공정에 의한 각각의 결함 제거정도를 비교함으로써 보다 나은 STI공정을 개발할 수 있을 것이다.

2. 실험방법

본 실험에서는 고밀도 플라즈마소스중의 하나인 유도결합 플라즈마(ICP)를 이용하여 deep submicron 소자의 STI 소자분리를 위한 shallow trench를 식각하였다. 유도결합 플라즈마(ICP) 식각장비는 유도결합 플라즈마 소스로 3.5회 감은 평면 와선형 구리코일로 구성되어 있고 1cm두께의 석영창으로 방전 챔버와 격리되어 있다. 13.56MHz의 rf 전력이 코일에 인가되어 유도결합형 플라즈마를 발생시키고 또 다른 13.56MHz의 rf 전력이 기판에 인가되어 웨이퍼에 바이어스 전압을 유도하게 된다. 실리콘 wafer위에 0.3~0.8 μ m의 선폭을 갖으며 100Å의 pad oxide/2000Å의 nitride mask로 구성되어 있는 패턴을 형성한 후, 400 Watts inductive power, -100Volts의 bias voltage, 그리고 10mTorr의 일정 공정압력조건에서 식각가스의 조합을 변화시키며 실리콘 trench식각을 수행하였다. 실리콘 트렌치 깊이는 사용된 모든 식각가스 조합에 대하여 0.3~0.5 μ m의 범위로 동일하게 하였다.


Cl₂/HBr 그리고 Cl₂/N₂ plasma를 이용하여 깊이 0.3~0.5 μ m의 범위의 submicron silicon trench를 식각하였을 때 발생가능한 결함은 high resolution transmission electron microscopy(HRTEM; JEOL JEM 2000EX)를 이용하여 관찰하였다. 또한 관찰된 결함을 제거하기 위한 후속공정으로 우선 실리콘 trench 표면에 900°C와 1100°C의 온도에서 200Å의 thermal oxide를 성장시키는 시간동안 건식산화공정을 수행하였고, 다음으로 열처리는 Minibrute사의 3-zone furnace를 이용하여 600~1000°C 사이의 각 온도에서 질소분위기로 30분간 열처리하여 격자결함의 변화를 관찰하였다. 또한 식각후 900°C/1000°C에서 질소분위기로 각각 30분간 열처리한 후 900°C에서 200Å의 thermal oxide를 성장시키는 열처리+산화의 복합공정을 마지막으로 발생된 결함을 제거하는 방

법으로서 수행하여 각각의 방법에 대하여 적자결함의 회복거동에 대해서 비교 관찰하였다


HRTEM관찰을 통한 실리콘 식각 및 열처리에 따른 물리적인 결함의 회복거동 관찰뿐만이 아니라 식각 및 열처리한 blank 실리콘 표면에 Schottky 다이오드를 형성하여 이 다이오드의 capacitance-voltage 거동을 측정함으로써 간접적이거나 전기적인 결함의 회복거동을 측정하여 HRTEM관찰결과와 서로 비교하였다. Schottky diode는 증착기로 shadow mask를 이용하여 실리콘 표면에 지름이 1mm이고 약 1000Å 정도 두께로 금을 증착하여 정류성 접촉을 형성하였고, 저항성 접촉은 실리콘 뒷면에 마스크없이 약 2000Å의 알루미늄을 증착하여 형성하였다.

3. 실험결과

일반적으로 건식식각공정시 plasma내에서 시편으로의 energy를 가진 ion의 충돌은 실리콘 wafer에 전기적인 그리고 물리적인 결함을 유발시킬 수 있다.⁹⁾ 특히 실리콘 trench 건식식각공정의 경우에는 etch stop층이 존재하지 않으므로 식각공정시 energetic ion bombardment에 의한 plasma damage를 유발시킬 가능성이 더욱 큰 것으로 사료된다. 그림 1(a)와 (b)는 10mTorr, 400Watts inductive power, 그리고 -100Volts의 bias voltage의 식각조건하에서 5000Å의 깊이로 90%Cl₂/10%N₂(a) 그리고 50%Cl₂/50%HBr(b) 식각가스를 이용하여 약 5000Å깊이의 shallow trench를 식각한 후에 이를 HRTEM을 이용하여 관찰한 사진이다. 그림 1에서는 trench bottom edge 부분만을 보이고 있는데, 이는 식각된 실리콘 trench의 부위에 따른 즉, trench sidewall, bottom, 그리고 bottom edge부분의 물리적인 결함을 분석한 결과 가장 손상을 많이 받은 지역은 trench bottom edge 부분이고 다음으로 trench bottom 그리고 마지막으로 trench sidewall 부분이 가장 적



(a)




(b)


Fig. 1 High resolution TEM micrographs of the bottom edge region of 0.3μm width silicon trenches (a) etched at 400Watts, -100volts, 10mTorr, and in 90%Cl₂/10%N₂ and (b) 50%Cl₂/50%HBr.

게 물리적인 손상을 받았기 때문이다. 비교를 위해서 90%Cl₂/10%N₂ 식각가스를 이용하여 약 5000Å깊이의 shallow trench를 식각한 경우에 대하여 trench sidewall부분(a)과 bottom부분(b)을 그림 2에 나타내었다. Trench bottom edge 부분이 가장 높은 결함을 나타내는 것은 trench sidewall로부터 반사된 ion으로 인하여 trench bottom edge 부분에 energetic한 ion이 가장 많이 집중되어 ion충격에 의한 손상이 가장 크기 때문인 것으로 사료된다.

그림 1에서 볼 수 있는 바와 같이 90%Cl₂/10%



(a)




(b)

Fig. 2 High resolution TEM micrographs of 0.3 μm width silicon trenches (a) sidewall of the etched silicon trench, (b) bottom of the etched silicon trench etched at 400Watts, -100volts, 10mTorr, and in 90%Cl₂/10%N₂.


N₂ 식각가스를 이용하여 실리콘 trench를 식각한 경우가 50%Cl₂/50%HBr을 사용한 경우보다는 적은 수의 적자결함상태를 보이고 있으며, 집중된 결함이 90%Cl₂/10%N₂의 경우에는 15~50Å 범위에, 50%Cl₂/50%HBr을 사용한 경우에는 30~80Å의 범위에 걸쳐서 관찰되고 있다.

실리콘 trench를 식각한 후에는 일반적으로 식각에 의한 손상을 제거하며 trench코너를 둥글게 하기 위해서 약 200Å 정도의 얇은 열산화막을 trench 표면에 성장시키게 된다. 따라서 본 실험

에서도 식각된 shallow trench 시편을 산화시켜 식각과정중에 발생된 결함의 치유정도를 관찰하였다. 그림 3(a)와 (b)에서 볼 수 있는 바와같이 모든 경우에서 아직까지도 회복되지 않은 결함이 관찰되고 있으며 결함의 두께는 20Å에서 40Å사이의 범위에 놓여있다. 또한 50%Cl₂/50%HBr (b)을 사용한 경우보다는 90%Cl₂/10%N₂(a) 식각가스를 이용하여 산화한 경우가 잔류하는 결함의 두께가 더욱 큰 것으로 나타났다. 200Å의 산화막을 성장시키면 약 100Å의 실리콘이 소모되게 된다. 따라서 앞서 shallow trench를 식각하면서 발생된



(a)




(b)


Fig. 3 High resolution TEM micrographs of the silicon trench bottom edge regions oxidized to form 200Å SiO₂ in a furnace at 900°C after the etchings in (a) 90%Cl₂/10%N₂ and (b) 50%Cl₂/50%HBr.

결함 중 90%Cl₂/10%N₂와 50%Cl₂/50%HBr로 인하여 발생한 결함은 15~80Å의 범위에 있으므로 모두 산화막을 성장시키는 과정중에 소모가 되었을 것으로 예측된다. 그러나 앞에서 볼 수 있듯이 두가지 모두의 경우에서 아직도 회복되지 않은 결함이 관찰되는데, 이는 산화공정중에 발생한 실리콘과 산화물 사이의 계면결함일 수도 있으나 각각의 식각가스의 조합에 따른 동일한 산화공정 후 잔류하는 격자결함의 두께가 서로 각각 다르므로 각각의 식각가스 조합에 따른 식각과정시 발생한 결함과도 연관이 있는 것으로 사료된다. 그림에서 보이지는 않지만 1100°C에서 200Å의 thermal oxide를 성장시키는 산화공정 또한 수행하였는데, 900°C의 경우와 마찬가지로 trench bottom의 경우에는 20Å의 깊이이내에서, 그리고 trench bottom edge의 경우에는 40Å의 깊이 이내에서 아직도 회복되지 않은 결함이 관찰되었다. 따라서 200Å 두께의 thermal oxide를 성장시키는 산화공정만으로는 본 실험에서 사용한 식각조건으로 trench 식각공정중에 발생한 격자결함을 완전히 소거하기는 어려운 것으로 보인다.

그림 4는 90%Cl₂/10%N₂(a) 그리고 50%Cl₂/50%HBr(b)을 이용하여 깊이 5000Å의 shallow trench를 식각한 실리콘을 1000°C로 30분간 질소분위기하에서 열처리한 실리콘에 대하여 투과전자현미경으로 관찰한 결과이다. 그림에서 보듯이, 90%Cl₂/10%N₂ plasma를 이용하여 trench를 식각한 경우에는 1000°C로 30분간 질소분위기하에서 열처리한 경우 모든 영역에서 그 격자 결함이 극히 표면의 하나에서 두 원자열만이 distorted된 것을 제외하고는 모두 제거된 것으로 보인다. 50%Cl₂/50%HBr plasma를 이용한 경우에서도 그림 4(b)에서 보듯이 모든 격자결함이 회복되어 상당히 깨끗한 격자배열상태를 보이고 있다. 하지만 그림에서는 보이지 않았지만 900°C에서 30분간 질소분위기하에서 열처리한 경우에는 여전히 회복되지 않은 격자결함상태를 보였다. 따라서 이미 발생한 결



(a)



(b)

Fig. 4 High resolution TEM micrographs of the silicon trench bottom edge regions annealed in a furnace at 1000°C for 30minutes in a nitrogen environment after the etchings in (a) 90%Cl₂/10%N₂ and (b) 50%Cl₂/50%HBr

함을 제거하기 위해서는 산화 공정보다는 열처리 공정이 보다 효과적인 것으로 사료되며 열처리 공정도 30분간 질소분위기하에서 최소한 1000°C의 온도가 필요한 것으로 사료된다. 산화공정과 비교해서 열처리 공정에서 보다 효과적인 격자 결함의 회복거동을 나타내는것은 200Å의 thermal oxide를 성장시키는 산화공정보다는 30분간의 열처리 공정이 긴 process time으로 이루어진 것이 그 원 인중의 하나라고 사료된다.

열처리에 따른 이러한 결함의 회복거동을 앞서의 HRTEM을 통한 관찰뿐만 아니라 실험방법에서 설명한 바와 같이 식각 및 열처리된 silicon위에 Schottky diode를 형성한 후 이 Schottky diode의 capacitance-voltage (C-V) 특성을 전기적으로 평가함으로써 비교하였다. 그림 5에서는 etch 직후, 600°C, 900°C, 그리고 1000°C에서 30분간 질소분위기 하에서 annealing한 silicon표면과 reference로서 식각을 전혀하지 않은 silicon표면에 형성한 Schottky diode(control)의 reverse bias 상태에서의 C-V특성을 나타내고 있다. 그림 5는 $1/C^2$ 대 reverse bias voltage V의 함수로 표기한 것으로서 이 곡선의 기울기로부터 effective doping concentration을 알 수가 있으며 작은 effective doping concentration을 나타낼수록 defect에 의하여 carrier가 trap이 많이 된 것으로 판단하여 결함이 많은 것으로 평가할 수 있다.^{10,11)} 그림 5에서 각 곡선의 기울기는 effective doping concentration에 반비례하게 된다. 따라서 reference를 기준으로 하여 이 reference에 가까운 기

울기를 가질수록 결함이 적은 것으로 간주할 수 있다. 그림에서 보듯이 식각직후 보다는 열처리를 함에 따라서 기울기가 점차적으로 control에 가까워짐을 볼 수 있으며 약 1000°C의 온도에서는 모든 결함들이 거의 회복되어 control과 유사한 effective doping concentration을 나타내고 있다. 90%Cl₂/10%N₂ plasma로 식각 및 열처리한 실리콘에 대하여서도 마찬가지로 C-V특성을 관찰하였으며 이에 대한 결과를 그림 6에 나타내었다. 앞서의 Cl₂/HBr로 식각을 한 경우와 마찬가지로 열처리온도를 증가시킴에 따라서 점차적으로 기울기가 control에 가까워짐을 볼 수 있으며 약 900°C의 온도에서 control과 유사한 effective doping concentration을 나타내고 있다.

따라서, 이러한 전기적 측정결과는 높은 온도에서 열처리한 경우를 제외하고는 앞에서 보인 HRTEM측정을 통한 물리적인 결함의 거동 결과와 유사한 결함회복경향을 보이고 있다. 전기적 결함의 측정결과와 물리적 결함의 측정결과가 높은 온도에서 열처리한 경우에서 완전히 일치하지 않는




Fig. 5 $1/C^2$ -V characteristics of Schottky diodes fabricated on the silicon etched in 50%Cl₂/50%HBr and annealed at different temperatures.




Fig. 6 $1/C^2$ -V characteristics of Schottky diodes fabricated on the silicon etched in 90%Cl₂/10%N₂ and annealed at different temperatures.

결과를 나타내는 이유는 전기적 측정변화를 측정하기 위해서 사용한 시편이 HRTEM 측정을 위해서 사용한 trench 시편이 아닌 blank wafer를 사용하였기 때문인 것으로 사료된다. 그러나 앞의 전기적인 그리고 물리적인 결함의 측정결과로부터 본 실험조건내에서의 실리콘 trench 식각과정중에 발생된 결함의 완전한 소거를 위해서는 질소분위기 하에서 최소한 1000°C에서 30분동안의 열처리를 필요로 한다는 것을 결론지을 수 있다.

마지막으로 열처리+산화의 복합공정을 사용하여 발생된 격자결함의 소거거동에 관한 영향도 또한 살펴보았으며 이를 그림 7에 나타내었다. 그림 7에서 볼 수 있는 바와 같이 두 가지의 식각가스 조합 모두에서 식각후 1,000°C 30분간 열처리 한 다음 900°C에서 200Å의 산화막을 성장시킨 경우에는 결함이 없는 깨끗한 격자 배열상태를 얻을 수 있었다.


4. 결 론

Inductively coupled plasma 장비를 사용하여 실제로 submicron shallow trench를 50%Cl₂/50% HBr 그리고 90%Cl₂/10%N₂ 식각가스조합에서 식각하고, 수반되는 물리적인 결함을 관찰하였으며, 후속 산화공정, annealing 공정, 그리고 annealing+ 후속 산화공정의 복합공정 등을 통하여 이미 식각 공정 중에 생성된 격자결함의 소거거동의 변화에 대해서 연구하였다.

400Watts의 inductive power, -100Volts의 bias voltage, 그리고 10mTorr의 공정압력 조건에서 5000Å의 shallow trench를 형성한 시편에 대하여 HRTEM을 이용하여 식각시에 발생된 결함을 관찰한 결과, 결함깊이는 표면에서 100Å사이의 범위에서 발견되었으며 50%Cl₂/50%HBr plasma를 이용하여 trench 식각을 수행한 경우가 90%Cl₂/10%N₂의 경우보다는 심한 격자결함 상태를 보여주었으며 두가지 경우 모두 다 trench sidewall,



(a)



(b)

Fig. 7 High resolution TEM micrographs of the silicon trench bottom edge regions annealed in a furnace at 1000°C for 30minutes in a nitrogen environment followed by the oxidation of 200Å SiO₂ in a furnace at 900°C after the etchings in (a) 90%Cl₂/10%N₂ and (b) 50%Cl₂/50%HBr.

trench bottom, 그리고 trench bottom edge의 순서로 그 결함의 정도가 증가하였다.

100Å 두께의 손상된 실리콘을 제거하리라 예상되는 200Å의 thermal oxide를 성장시키는 산화공정만으로는 그 성장온도를 1100°C까지 증가시켜도 발생된 결함을 완전히 제거하지는 못하는 것으로 보인다. 그러나 1000°C에서 30분간 질소분위기 하에서 열처리한 경우에는 50%Cl₂/50%HBr 그

리고 90%Cl₂/10%N₂ plasma를 이용하여 trench 식각공정시 발생된 결함을 거의 모두 제거하는 것으로 보여진다. 특히 산화공정전에 우선 질소분위기 하에서 1,000°C에서 30분동안의 열처리공정을 한 후 다음으로 200Å의 열산화막을 성장시키는 복합공정의 경우에는 결함이 전혀없는 깨끗한 격자결함 상태를 보여주었다. 열처리온도에 따른 발생된 결함의 소거거동은 Schottky diode의 capacitance-voltage를 관찰한 전기적인 측정과도 일치하는 경향을 보여주었다.

감사의 글

"본 연구는 서울대학교 반도체공동연구소의 교육부 반도체분야 학술연구조성비(과제번호: ISRC 97-E-1038)에 의해 수행되었습니다."

참 고 문 헌

1. B. Davari, C. Koburger, T. Furukawa, Y. Taur, W. Noble, A. Megdanis, J. Warnock, and J. Mauer : IEDM Technical Digest, (1988) 88
2. A. Chatterjee, J. Esquivel, S. Nag, I. Ali, D. Rogers, K. Taylor, K. Joyner, M. Mason, D. Mercer, A. Amerasekera, T. Houston, and I. Chen : 1996 Symposium on VLSI Technology Digest of Technical Papers, (1996) 156
3. H. Lee, M. Park, Y. Shin, T. Park, H. Kang, S. Lee, and M. Lee : 1996 Symposium on VLSI Technology Digest of Technical Papers, (1996) 158
4. H. Crazzolara and N. Gellrich : J. Electrochem. Soc., 137 (1990) 708
5. J. Maa, H. Gossenberger, and L. Hammer : J. Vac. Sci. Technol. B8, (1990) 581
6. N. Fujiwara, T. Maruyama, and M. Yoneda : Jpn. J. Appl. Phys. 34, (1995) 2095
7. M. Sato and Y. Arita : J. Electrochem. Soc. 134, (1987) 2856
8. S. Samukawa, M. Sasakai, and Y. Suzuki : J. Vac. Sci. Technol. B8, (1990) 1192
9. S. J. Fonash : J. Electrochem. Soc., 137 (1990) 3885
10. O. S. Nakagawa, S. Ashok, and J. K. Kruger : J. Appl. Phys. 69, (1991) 2057
11. J. M. Heddleson, M. W. Horn, and S. J. Fonash : J. Electrochem. Soc. 137, (1990) 1960