

이동 통신 부품용 Chip NTC 써미스타의 최근 동향



윤종락

명지대학교 전기공학과
삼화콘덴서연구소 주임연구원



이석원

호서대학교 제어계측공학과 교수



이현용

명지대학교 전기공학과 교수

1. 서 론

최근 마이크로 일렉트로닉스의 급속한 진보는 전자기기에 있어서 고도의 온도 제어를 요구하고 있으며 이러한 요구에 맞는 온도센서로서 범용성이 높은 NTC 써미스타의 수요도 급속히 증가하고 있다. 특히 이동 통신용 단말기, 노트북 PC, 카메라 일체형 VTR 등의 소형 경량화에 따라 부품의 소형화의 중요성이 높아지고 있다. NTC 써미스타는 범용으로 사용되는 상온용으로는 Mn, Ni, Co,

Fe, Cu등의 천이 금속 산화물을 2 ~ 4 종류의 원료를 혼합하여 제조하고 고온용의 경우 ZrO₃, Y₂O₃, MgO, Cr₂O₃, Al₂O₃등을 주성분으로 2 ~ 3 종류를 혼합하여 일정 형태로 성형한 후 1100 ~ 1500°C의 고온에서 소결한 복합 산화물 또는 spinel계 세라믹이다. NTC 써미스타의 용도로서는 전류 제한용으로 이용되는 Power 써미스타, 온도차를 감지하는 온도 센서의 기능과 회로의 온도 보상용에 이용되는 온도 보상용 써미스타로 구별된다. 특히,

표 1. 각종 써미스타의 화학 조성

Table. 1. Chemical composition of variable thermistor

사용 용도	결정형	화학조성
고온 써미스타	Spinel 계	$\text{Al}_2\text{O}_3\text{-CoO-CaSiO}_3$ $\text{Al}_2\text{O}_3\text{-CoO-MnO-CaSiO}_3$ $\text{Al}_2\text{O}_3\text{-NiO-CoO-CaSiO}_3$ $\text{MgO-Cr}_2\text{O}_3$, $\text{MgO-Fe}_2\text{O}_3$ $\text{MgO-Al}_2\text{O}_3\text{-Cr}_2\text{O}_3\text{-NiO}$
	Perovskite 계	$\text{BaO-TiO}_2\text{-MgO-Fe}_2\text{O}_3\text{-Mn}_2\text{O}_3$ $\text{PbO-TiO}_2\text{-MgO-Fe}_2\text{O}_3\text{-Mn}_2\text{O}_3$
	ZrO 계	$\text{ZrO-Y}_2\text{O}_3$, ZrO-CeO_2
저온 써미스타	Spinel 계	Mn-Ni-Co Mn-Ni-Co-Cu Mn-Ni-Cr

최근에는 이동통신 전화가 급속도로 보급됨에 따라 수정발진기등에 사용되는 경우 고신뢰성, 고감도, 저저항 및 전기적 특성 편차가 작은 고성능의 chip NTC가 요구되고 있다. 본 자료에서는 NTC 써미스타의 기본 특성과 온도센서 및 온도 보상용 써미스타로서 고정도, 고신뢰성, 표면 실장화가 가능한 chip 형 써미스타의 종류와 특성, 이동 통신 부품으로서의 용융에 대하여 기술한다.^(1,2,3)

2. NTC 써미스타 재료 및 온도 특성

현재 NTC 써미스타 재료로서 일반적으로 사용되는 재료를 표 1에 나타내었다.

저온용으로 일반적으로 사용되는 것은 Mn,Co,Ni,Cr,Cu등의 천이 금속을 이용한 Spinel형으로 광범위한 전기적 특성(B정수, 비저항)등을 얻을 수 있는 특징을 가지고 있으므로 저온용 써미스타의 대부분에 이용되고 있다^(4,5). 고온용 써미스타의 사용온도는 350°C에서 1000°C까지 사용 가능한 것으로 Al₂O₃, MgO를 중심으로 한 스플렌형 구조, BaO-TiO₂, PbO-TiO₂계 페로브스카이트와 ZrO₂계가 있다.

2-1. 온도 특성

써미스타의 온도와 비저항의 관계는 식 (1)로 표현된다.

$$\rho = \rho_{\infty} \cdot \exp \left[\frac{\Delta E}{2KT} \right] \quad (1)$$

ρ , ρ_{∞} 는 온도 $T = \infty$ 에서의 비저항, ΔE 는 활성화 에너지이고 K는 볼츠만 상수로서 일반적으로 써미스타의 B 정수는 $B = \Delta E/2K$ 로 표현되므로 온도와 비저항의 관계는 식 (2)와 같이 표현된다.

$$\rho = \rho_{\infty} \cdot \exp \left[\frac{B}{T} \right] \quad (2)$$

$$= \rho_a \cdot \exp \left[\frac{B}{T} - \frac{B}{T_a} \right]$$

ρ_a 는 기준온도 (25°C [298.15K] 또는 0°C [273.15K]를 기준온도로 대부분 사용)에서의 비저항이다.

그림 1은 온도와 비저항의 이론 온도 특성 곡선으로서 $T = \infty$ 의 경우 한방향으로 집중됨을 볼 수 있으며 비저항과 B 정수가 일정한 관계가 있음을 볼 수 있다. 그림 1에서 비저항과 B 정수의 관계를 보면 높은 비저항치를 가지는 재료의 경우 높은 B 정수를 가지고 낮은 비저항치를 가지는 재료는 낮은 B 정수를 나타낸다. 이러한 비저항과 B 정수의 특성은 반대의 특성을 요구하는 써미스타 재료 및 부품 개발시 문제점이 된다.⁽³⁾

2-2. 저온 NTC 써미스타의 조성과 전도 기구^(4,5)

저온 NTC 써미스타 조성은 일반적으로 Mn, Ni, Co, Cu, Fe등의 천이금속 산화물이 2 ~ 4 성분으로 구성되어 있는 spinel 구조로서 전기적 특성은 조성비, 소성 방법, 열처리 조건에 주로 의존한다. 조성비에 따라 비저항과 B 정수가 그림 2,3과 같이 광범위한 재료를 얻을 수 있으나 다음과 같은 이유로 인하여 조성의 사용이 제한되고 있다.

- ① 재료의 안정성
- ② 재료의 소결성과 특성 산포 (소결온도 및 특성 범위)
- ③ 재료와 부자재간의 열 팽창율
- ④ 고 가격의 코발트(Co) 제한 (경제성)

따라서, 위 사항을 만족할 수 있는 조성의 영역은 제한을 받게되며 실제적으로 이용되는 조성은 써미스타의 용도와 회로 정수등을 고려하여 선택하여야 한다.




그림 1. NTC 써미스타의 이론 온도 특성




그림 2. NTC 써미스타의 조성에 따른 $\text{Log}_{10} \rho_{20\text{V}}$




그림 3. NTC 써미스타의 조성에 따른 B-정수

써미스타의 전기 전도기구에 대해서는

① 비화학량론적 결정구조
② 희석(稀釋)원리에 의한 결정구조
③ 반도성 천이 금속 산화물의 원자가 제어에의한 반도체 결정과 같은 3가지가 고려되지만 실제로 써미스타 내부에서는 이들 각 요소가 존재되었다고 생각되고 있다. Mn-Co-Ni-Cu계 재료의 도전기구를 아는 것 외에 재료의 안정성, 신뢰성을 높이고 재료의 특성 즉, 결정상, 결정내의 양이온 분포, 세라믹의 미세구조와 전기적 특성과의 연관성을 분석하는 것이 요구된다. 하지

만 일반적으로 다성분계 spinel에 관한 상세한 정보가 부족하므로 2~3성분계로 부터 해석하며 그 예를 설명하면 다음과 같다. 천이 금속인 Co_3O_4 , Mn_3O_4 는 각각 $\text{Co}^{2+}[\text{Co}^{3+}\text{Co}^{3+}]_{\text{O}_4}$ 및 $\text{Mn}^{2+}[\text{Mn}^{3+}\text{Mn}^{3+}]_{\text{O}_4}$ 의 정상 spinel을 형성한다. Co_3O_4 는 공기중 900°C 이하에서 안정하고 Mn_3O_4 의 경우 940°C 이상에서 안정한 특성을 가진다. 두 재료가 고용체를 이루는 경우 spinel 구조에서 Co는 2가로서 A 위치 (산소 4배위), Mn은 3가로서 B 위치 (산소 6배위)에 위치하지만 Co양에 따라 $\text{Mn}^{2+}[\text{Mn}^{3+}\text{Mn}^{3+}]_{\text{O}_4} \rightarrow \text{Mn}^{2+}[\text{Co}^{2+}x(\text{Mn}^{3+}\text{Mn}^{3+})]_{\text{O}_4} \rightarrow \text{Co}^{2+}[(\text{Mn}^{3+}\text{Mn}^{3+})_{\text{O}_4}] \rightarrow \text{Co}^{2+}[\text{Mn}^{3+}x\text{Co}^{3+}]_{\text{O}_4} \rightarrow \text{Co}^{2+}[\text{Co}^{3+}\text{Co}^{3+}]_{\text{O}_4}$ 로 된다. 두 천이 금속 화합물이 소성시 고온에서 음이온 부족으로 인하여 비화학양론적 조성으로 되어 P형 전도 현상이 일어나게 된다. $\text{Mn}^{2+}[\text{Mn}^{3+}\text{Mn}^{3+}]_{\text{O}_4}$ 에 NiO를 침가하면 Ni 이온은 2가로서 Mn^{3+} 이온과 B 위치의 50%까지 치환 고용하여 전기적 중성을 유지하기 위해 Mn^{3+} 이온이 Mn^{4+} 로 변하여 $\text{Mn}^{2+}[\text{Mn}^{3+}\text{Mn}^{3+}]_{\text{O}_4} \rightarrow \text{Mn}^{2+}[\text{Ni}^{2+}x\text{Mn}^{3+}_{2-2x}\text{Mn}^{4+}x]_{\text{O}_4} \rightarrow \text{Mn}^{3+}[\text{Ni}^{2+}\text{Mn}^{4+}]_{\text{O}_4}$ 이 된다. 그림 4를 보면 B 위치에 Ni^{2+} 이온이 0.58이하에서는 정방정계 spinel(P형 전도)이 0.58를 경계로하여 0.58이상에서는 입방정계 spinel(N형 전도)로 급변함을 볼 수 있으며 Ni^{2+} 치환량 증가에 따라 Mn^{3+} 와 Mn^{4+} 간의 전자 호평 전도 확률이 증가하여 저항률이 감소하게 된다. $\text{Mn}^{2+}[\text{Mn}^{3+}\text{Mn}^{3+}]_{\text{O}_4}$ 에 CuO를 침가시 Cu이온은 1가 상태로 A위치에 Mn^{2+} 를 치환하여 전기적 중성을 유지하기 때문에 Cu⁺이온과 같은 양이 B 위치에서 Mn^{3+} 이온이 Mn^{4+} 이온으로 변화하여 $\text{Cu}^{+}\text{Mn}^{2+}_{1-x}[\text{Mn}^{3+}_{2-x}\text{Mn}^{4+}x]_{\text{O}_4}$ 이 되어 도핑 전도가 증가하여 저항률이 현저히 감소한다. 따라서,

Cu의 경우 저항률을 떨어뜨리는 데 유효한 첨가제임을 알 수 있다. 이와같이 Ni^{2+} 의 B위치 치환이나 Cu⁺의 A 위치 치환으로 인하여 P형 반도체 $\text{Mn}^{2+}[\text{Mn}^{3+}\text{Mn}^{3+}]_{\text{O}_4}$ 의 원자가 제어 역할을 할 수 있다. 일반적으로 Cr^{3+} , Co^{3+} , Fe^{3+} 의 첨가는 모두 B 위치의 Mn^{3+} 이온에 치환고용하기 위해 원자가 제어는 아니지만 고용체를 형성하고 회석의 원리에 의해 저항률과 B정수를 변화시킨다. 지금 까지 설명한 치환에 따른 이온 치환의 원리를 정리하면 표 2와 같다. 지금까지 이상적인 양이온 분포의 상태에 대하여 설명하였지만 실제로는 소성 온도 및 분위기에 따라 양이온의 분포가 조금 달라진다. 또한, P형 전도에 있어서도 산소이온 결합이 존재하고 그에 따른 양이온 원자가의 저하가 발생하므로 써미스타의 저항율, B-정수, 안정성의 거동이 다양하다.

표 2. Mn_3O_4 의 침가 이온에 따른 치환 고용의 원리

기능	A site	B site
보상형 이온 (Acceptor)	In^{3+}	Sn^3
	Ga^{3+}	Ti^3
	Sc^{3+}	
제어형 이온 (Donor)	Cu^+	Cu^{2+}
		Ni^2
	↓	↓

P형전도		$\text{Mn}^{2+}[\text{Mn}^{3+}\text{Mn}^{3+}]_{\text{O}_4}$	
희석 원리형 이온	↑	↑	
	Co^{2+}	Cr^{3+}	
	Zn^{2+}	Co^{2+}	
	Mg^{2+}	Fe^{3+}	
	Cd^{2+}		

3. Chip형 NTC 써미스타

3-1. 단층형 chip 써미스타^(4,5,6)

Chip형 NTC 써미스타는 단층형과 적층형으로 구별할 수 있으며 단층형의 경우 사용 용도에 따라

- ① 단층 type
- ② 단층 type + glass 코팅 type
- ③ 후막 type
- ④ glass 봉입 type
- ⑤ 수지 봉입 type으로 구별된다

① 단층 type은 가장 단순한 구조로서 EIAJ 규격에 맞게 써미스타 소자를 절단한 후 전극을 형성한 구조로서 단자 전극이 5면(4측면 + 1단면), 3면 (2측면 + 1단면), 1면인 3가지 구조가 있다. 단층 type의 경우 저항값을 전극간의 거리나 소자의 두께 조정으로 조정이 가능하나 저항값의 편차나 소자의 두께가 불균일한 단점을 가지고 있다. 반면, 구조가 단순하여 가격이 저렴한 장점을 가진다.

② 단층 type + glass 코팅 type은 ①의 구조에 glass를 코팅한 것으로 그림 5와 같이 3면인 구조가 대부분으로 glass를 코팅함으로써 도금시 써미스타 소자의 부식 방지 및 소자의 내후성, 신뢰성을 향상시키는 장점이 있다.

③ 후막 type은 후막 고정저항기와 유사한 구조로서 알루미나 기판위에 써미스타 후막을 인쇄한 후 양면에 외부 단자를 형성한 것으로 일반적으로 상부에는 glass를 코팅한다.

④ glass 봉입 type의 대표적인 형태는 그림 6과 같으며 써미스타 소자의 경우 ①의 형태나 양면 전극 형태이고 금속단자와 각형 glass 관으로 이루어져 있다. 특징으로는 고정도, 저항치의 편차가




그림 4. $Mn^{2+}[Ni^{2+}xMn^{3+}_{2-2x}Mn^{4+}x]O_4$ 고용체의 상태도

적으며 써미스타 소자가 glass관 속에 있어 외부와 차단되어 내열성이 양호하다.

⑤ 수지 봉입 type은 IC 패키징 기술을 이용한 것으로 내부는 저항값 정도가 높은 양면전극 형태의 소자를 사용하고 있으며 ④의 형태보다는 내열성이 떨어지지만 우수한 내열 특성을 가지는 특징이 있다.

3-2. 적층 Chip형 NTC 써미스타

적층 Chip형 NTC 써미스타는 단층형에 비하여 개발시 저저항화, 소형화, 다양한 규격, 저가격화, 양산성 등을 종합하여 보면 단층형에 비하여 다음과 같은 특징을 가지고 있다.

3-2-1. 적층 chip NTC 써미스타의 장점 및 단점

장점

① 광범위한 저항치 및 B 정수 NTC 써미스타 조성은 일반적으로 비저항치가 높으면 B 정수값도 높은 특성을 가지고 있으므로 저저항값을 가지면서 높은 B정수를 얻기가 어렵다. 반면 적층형의 경우 내부전극의 교차 면적, 적층 수로서 저항값을 조정할 수 있으며 1개의 조성으로서 광범위한 저항값을 얻는 것이 가능하다. 또한, 조성을 변화시킴에 따라 같은 저항치에서 다른 B 정수를 얻을 수 있으며 적층형과 단층형의 전기적 특성을 그림 7에 나타내었다.

② 고감도

적층화에 따라 저저항화가 용이하




그림 5. 단층 type + glass 코팅 type의 NTC 써미스타




그림 6. Glass 봉입 type의 NTC 써미스타

므로 저저항이면서도 높은 B 정수(고감도)의 소자의 제조가 가능하다.

③ 고신뢰성

내부전극으로서 저항값을 결정하기 때문에 외부에 의한 영향을 받기 어려워 낮 내열성, 내습성이 양호하다.

④ 저항값, B 정수 변화가 적다.

내부전극의 고정도 인쇄, 씨미스타 재료의 고밀도 소성 기술로 전기적 특성의 변화가 적다.

⑤ 고응답성

1608,1005 크기로서 소형화가 가능하여 열 응답성이 양호하므로 센서로서 사용이 가능하다.

⑥ 외부 칫수 일정

저항값 설계시 내부전극으로 가능하므로 전기적 규격치를 만족하기 위하여 단층형과 달리 외부 칫수를 조절할 필요가 없다.

⑦ 저 가격화

적층 세라믹 콘덴서와 동일한 기술을 사용하므로 저비용으로 제작이 가능하다.




그림 7. 적층 chip NTC 씨미스타의 전기적 특성

단점

단층 구조와는 달리 적층 구조의 경우 용량치가 증가하는 단점을 가지고 있다. 일반적으로 적류 회로에는 문제가 없으나 100 KHz를

초과하는 주파수 영역에서는 그림 8과 같이 임피던스 특성이 용량성 되므로 TCXO(온도보상형 수정발진기)용 온도보상 회로 설계시 문제점이 된다. 이와같은 문제점을 해결하기 위해서 전극 설계나 저유전율의 조성을 개발하여야 하는 단점이 있다.




그림 8. 적층 chip NTC 씨미스타의 주파수 특성

3-2-2. 적층 chip NTC 씨미스타의 구조 및 재료

3-2-2-1. 구조

그림 9에 적층 chip형 NTC 씨미스타의 대표적인 구조를 나타내었다. 적층 세라믹 콘덴서와 동일한 구조로서 내부 전극, 외부 전극, sheet으로 구성되며 다른점은 유전체 재료 대신에 반도성 재료를 사용한 것이다. 적층 chip형 NTC 씨미스타의 전극 면적, 적층 수, 재료정수와의 관계는 식(3)과 같다.

$$R_t = \rho_t \frac{K \times t}{S} \quad (3)$$

R_t : 소자 저항값, K : 계수,
 t : 전극간 거리, S : 전극면적,
 ρ_t : 재료 비저항

위에 식에서 보듯이 저저항값을 얻기 위해서는

① 저저항의 재료 이용하거나

② 전극간의 거리를 줄이거나 전극의 중첩된 면적을 크게하면 된다.

그림 10은 저항값을 조절하기 위한 NTC chip 씨미스타의 대표적인 전극의 형태로서 100KHz 이상의 주파수에서 사용되기 위해서는 저항값뿐만 아니라 용량성 임




그림 9. 적층 chip NTC 씨미스타의 구조




그림 10. 적층 chip NTC 씨미스타의 전극 구조

파이던스를 작게 가져가는 구조를 선택하여야 한다.

3-2-2-2. 재료

① 전극 재료

내부전극으로는 Ag, Pd, Ag/Pd, Cu/Pt 등을 사용하고 재료의 소성 온도에 따라 적절한 전극을 사용하여야 하며 인쇄 정밀도가 높은 페이스트를 사용하여 저항값의 정확도를 유지하여야 한다. 외부 전극으로는 납 부식을 억제하기 위하여 Ag/Pd 전극은 Ag로 하부 전극을 형성 한 후 Ni+Sn/Pb로 도금 한다.

② 써미스타 재료

일반적으로 사용되는 재료로서는 Mn, Ni, Co, Fe, Cu 등의 전이금속을 이용하며 소성온도의 증가에 따라 결정 구조가 입방정 spinle → 입방정 spine + 암염형 → 암염형으로 상전이시 전기적 특성을 변하므로 일정한 전기적 특성을 얻기 위해서는 결정 구조를 입방정 spine이 되도록 제어하여야 한다. 또한 소결 기술이 중요한 요소로서 내부전극간에 단락을 일으키지 않기 위해서는 치밀 소성 체를 얻어야 하며 이를 위해서 써브 미크론이하의 원료를 이용한 sheet와 소성 기술이 필요하다.

3-2-3. 적층 chip NTC 써미스터의 개발시 기술적 문제점 및 극복 방안⁽⁶⁾

적층 chip NTC 써미스타 개발에 있어서 기술적 과제 및 해결 방안을 제시하면 다음과 같다.

① 단자 전극 도금 기술

Chip 부품의 단자 전극은 납 내열성, 납땜성을 고려하여 통상적으로는 전기 도금으로 Ni, Sn/Pb을 도금한다. NTC 써미스타 소자는 환원 분위기에 대하여 취약하여 일반적인 적층 세라믹 콘덴서와

동일한 도금 조건에서는 도금 과정중에서 수소 gas의 발생하여 소자 표면이 환원되어 저항 변화를 야기시킨다. 따라서 이와 같은 문제를 해결하는 방안으로는 내부 전극 구조를 환원 분위기에 영향을 받지 설계하여야 한다. 또한, NTC 써미스타 소자는 반도체이므로 소자 표면에 전기가 흘러 표면에 도금 막이 형성되기 쉽다. 특히, 납 내열성의 안정화를 위해 Ni 도금할 때 이러한 현상이 두들러지게 발생하므로 이를 해결하는 방안으로는 써미스타 표면에 절연층을 형성하거나 Al, Si 등을 소자 표면에 확산시켜 절연층을 형성하는 방법 있으나 이와 같은 방법 제조 공정이 복잡한 단점이 있다. 따라서 최근에는 표면 처리를 하지 않아도 되는 도금 기술을 개발하고 있으며 구체적인 방법으로는 단자 전극 조성, 도금액 조성, 도금 방법 및 표면 처리를 하지 않아도 되는 재료의 개발등이 있다.

② 재료 및 저항 설계 기술 (저유전율 재료와 열화 억제 기술) 고주파 영역에서 사용되는 TCXO 용으로는 저유전율 재료의 개발이 필요하고 써미스타의 경시 변화를 억제하기 위해서는 조성 개발, 소성 기술, 단자 전극 형성 공정시 분위기 조절이 필요하며 특히 산

소 농도의 관리가 중요하다. 내부 전극 pattern의 설계도 저항치 산포 및 경시 변화에 중요한 요인으로 작용하므로 내부 전극 설계시 표면 저항의 영향을 적게 받는 구조를 선택하여야 한다. 그림 10에 기본적인 내부 전극 구조를 나타내었으며 각 내부 전극 구조의 전자장 해석 결과 다음과 결론을 얻을 수 있었다.

그림 (a)는 내부 전극 간의 거리, 단자 전극의 크기의 영향을 받기 쉽지만 저저항화가 유리하

다. 그림 (b)는 내부 전극 간의 거리, 단자 전극의 크기의 영향을 받기 쉽지만 저저항화하기가 쉽지는 않다. 그림 (c)는 내부 전극간에 영향을 받기는 쉽지만 단자 전극에 의한 영향을 받기 어려우며 저 저항화가 용이하다.

3-3. 응용 분야

NTC 써미스타의 용도는 크게 나누어 온도 검지 및 제어용, 온도 보상용, 전류 제한용으로 구분 할 수 있다. 온도 검지 및 제어용은 온도계측이나 제어를 목적으로 하는 것으로 써미스타의 저항 온도 특성을 이용하여 외부 환경 온도를 검지하며 사용예로는 온도계, 온도 조절계, 자동차용 수온 센서 등이 있다. 온도보상용은 전자 부품의 특성이 주위온도 변화에 따라 변화하는 경우 전자 기기의 원래 특성이 기준치를 유지하도록 써미스타가 주위온도를 감지하여 회로적으로 보정하는 것이다. 온도보상용의 예로는 TCXO, LCD contrast의 인가 전압 보상등이 있다. 전류 제한용은 전자기기의 돌입전류를 제한하기 위하여 사용되는 것으로 TV 모니터, SMPS 등에 이용된다. 최근 써미스타의 자세한 응용예를 다음에 설명하였다.

① TCXO(Temperature Compensated Crystal Oscillators)의 온도보상 TCXO는 온도보상형 수정 발진기로서 사용온도 범위는 용도에 따라 다르지만 셀룰러용으로는 -30 ~ 80°C, PCS용으로 -10 ~ 60°C가 일반적이며 사용온도에서 ± 2.5ppm/°C이내의 발진 주파수 정도가 필요한 고성능 발진기이다. 반면, 수정 발진기의 온도특성의 대부분이 수정진동자의 온도특성에 의존하며 일반적으로 3차곡선(AT cut) 특성을 가지므




그림 11. TCXO용 온도보상 회로




그림 12. TCXO용 온도 보상 결과

로 사용온도 범위내에서의 규격을 만족할 수 없다. 수정발진기의 온도특성을 개선하기 위해 항온조를 이용하여 수정자의 주위 온도를 일정하게 하여 주파수를 안정시키는 방법과 그림 11과 같은 온도보상형 회로를 이용하는 경우가 있다. 온도 보상형 회로는 수정자의 온도특성을 온도 보상용 캐패시터나 NTC 썬미스타와 저항을 조합하여 온도 보상을 하며 저온부와 고온부로 나누어져 있으며 그림 12에 온도보상형 회로를 이용하였을 때의 주파수 특성을 나타내었으며 이동통신기기에 사용되는 대표적인 NTC 썬미스타의 규격은 표 3과 같다.

(2) 2차전지의 충전 보호

전지팩에 사용되는 2차 전자로는 니카드 전지, 니켈 전지, 수소 전지, 리튬 이온전자가 있다. 2차 전

지는 충전으로 반복해서 사용할 수 있지만 충전중 전류가 많이 흘러 과충전되면 수소와 산소가 발생하여 전지의 수명이 짧아지고 발열 후 파열이 된다. 이와 같은 현상을 방지하기 위하여 니카드 전지, 수소전지의 경우는 충전 종료시 발열하는 성질을 이용하여 전자 표면 온도를 썬미스타로 시간당 온도 상승 ($\Delta T / \Delta t$)을 감지한다.

(3) LCD 회로

LCD는 액정자체가 온도계수를 가지기 때문에 주위온도에 따라 contrast가 변동한다. 이와 같은 현상을 보상하기 위해서는 주위온도에 맞는 LCD로의 인가 전압을 변화시킬 필요가 있으며 주위온도 변화에 따른 인가전압을 조절하기 위하여 NTC 썬미스타를 온도 보정용으로 사용한다. 그림 13에

표 3. TCXO용 NTC 썬미타

Chip Size	$1.6 \times 0.8 \times 0.8$ [mm]
정전용량	3pF max
최대정격전력	140 [mW] (at 25°C)
사용온도 범위	-40 ~ 85 [°C]
저온 영역 보상용 (-30 ~ 25°C)	
B 정수 (25/85°C)	$3250 K \pm 3\%$
공칭 저항치 (at 25°C)	30,40,100,125,150 [Ω]
고온 영역 보상용 (25 ~ 85°C)	
B 정수 (25/85°C)	$4100 K \pm 3\%$
공칭 저항치 (at 25°C)	1,1.5,2,2.2,2.5,3.3,4,1.7,6.8 [$K\Omega$]

NTC 썬미스타를 이용한 LCD 온도보상회로의 예를 나타내었다.




그림 13. LCD용 온도보상 회로

4. 결 론

전자 부품의 고성능화 및 경박 단소화에 따라 chip 부품의 이용이 급격히 증대되고 있으며 세라믹 온도 센서로서 주목 받고 있는 NTC 썬미스타도 휴대용 전자기

기의 발달과 그 효용성이 증대되고 있다. 국내의 경우 전류제한용과 온도보상용에 이용되는 써미스타의 기술은 많은 발전이 있으나 고신뢰성 및 고정도의 특성을 가지는 다층화된 chip화 부품의 경우 아직 시작에 불과하다. 최근 연구 동향은 NTC 써미스타 자체의 특성보다는 용용분야에 맞는 제품이 개발되는 추세이며 이에 부합하는 회로 설계 및 제품 설계 기술이 적실히 필요하다.

참 고 문 헌

1. 三浦哲夫, “ 써미스타 溫度 センサー, 濕度센서”, 電子科學 30, No.11, p67 (1980)
2. 福山 淳一, 久保田 格, “積層 chip型 NTC 써미스타”, センサー技術 Vol. 13,No.13, p 79-82 (1993)
3. 小峰久 厚保友田, “表面實裝型 NTC 써미스타”, センサー技術 Vol. 13,No.13, p 87-88 (1993)
4. 福山 淳一, 久保田 格, “高信賴性 NTC 써미스타 材料”, 太陽誘電 技報 Vol. 8, p 11-15 (1992)
5. Takuoki Hata, Takayuki Kuroda, Yoshihiro Matsuo, "New Thermistor Materials", National Technical Report, Vol. 28,No.6, p 1123-1134 (1982)
6. “積層 NTC 써미스타의 技術”, 電波新聞, 1996,10,3

< 전 채 일 위 원 >