VLSI Design and Implementation of Multimedia Transport Protocol for Reliable Networks

This dissertation deals with the design and VLSI implementation of the MTP(Multimedia Transport Protocol) protocol for the high speed networks. High throughput, functional diversity and flexible adaptation are key requirements for the future transport protocol. However it is very difficult to satisfy all these requirements simultaneously. Fortunately, the future networks will be very reliable. It means that the future transport protocol will usually perform some fixed functions without the protocol state information. According to this concept, we proposed and designed the MTP protocol that is consisted of Information Plane and Control Plane. Information Plane performs some fixed functions that are independent of the protocol state information as far as no error. However Control Plane manages the protocol state information and controls the operation of Information Plane. Our MTP protocol was finally implemented as an FPGA chip using the VHDL. We built a testbed for verification of the implemented protocol, and it was shown that the MTP protocol worked correctly and made a throughput of about 800 Mbps. Our future works include the addition of multiplexing and multicasting capabilities to our protocol for multimedia applications.

앞으로의 트랜스포트 프로토콜은 Gbps이상의 처리율, 다양한 기능 및 응용에 따른 융통성 있는 적용이 가능해야 한다. 이를 위해서 새로운 트랜스포트 프로토콜의 개발 또는 VLSI를 이용한 프로토콜의 하드웨어적인 구현등이 연구되고 있다. 프로토콜의 처리율을 높이려면 구조가 간단해야 하지만 다양한 기능을 제공하고 융통성 있는 적용이 가능하려면 프로토콜이 복잡해진다. 그러나 앞으로의 통신망은 에러발생 확률이 낮아질 것이므로 트랜스포트 프로토콜은 고정된 일을 반복 수행하게 될 것이다. 본 논문에서는 이러한 특성을 이용하여 설계되고 제안된 UP 프로토콜을 VHDL을 이용하여 하드웨어적으로 설계하고 Actel FPGA Chip을 이용하여 구현하였다. MTP 프로토콜은 정보평면과 제어평면으로 구성된다. 정보평면은 에러가 발생되지 않는 한 프로토콜 상태 정보에 관계없이 사용자 정보를 전달하는 고정된 일을 반복하고 제어평면은 프로토콜 상태정보에 따라 정보평면의 동작을 제어한다. 하드웨어적으로 구현된 MTP의 처리율은 정보평면에 의해 좌우되고 700 Mbps이상이 된다.