초록
본 논문에서 고효율 평형 증폭기는 기본적으로 두 개의 FET와 입력 전력 분배기, 출력 전력 결합기, 입력 정합회로, 출력 정합회로, 2차 고조파 상호 연결 회로로 구성된다. 2차 고조파 상호 연결 회로는 FET출력 정합회 로의 출력 단자사이에 끼워지므로 2차 고조파 정재파는 두 FET 출력사이에서 발생된다. 전기벽 종단은 단락 회로 종단과 등가이고 고효율을 얻기 위해 펼요한 FET 출력 종단 조건 실현이 가능하다. 실험 결과 증폭기는 1.75 G GHz에 맞추어 설계, 제작되었고 실험 결과 2차 고조파 성분은 기본파에 비해 약 20 dBc 이상을 나타냈고 왜곡 이 1% 이하이다. 또한 약 3W의 출력을 얻었고, 이 출력점에서 75 %의 효율을 얻을 수 있었다. 증폭기의 입력, 출력 VSWR은 각각 1. 27, 1.18을 나타내었다.
In this paper, the high efficiency balanced amplifier is presented as high efficiency power amplifier. This amplifier is basically composed of two FETs, an input power divider, output power combiner, input matching circuits, output matching circuits, second harmonic interconnection circuit and lowpass filter. The second harmonic interconnection circuit is composed of second harmonic frequency bandpass filter and transmission line. This circuit is inserted between the output terminals of the two FEF's output matching circuit, there is a second harmonic standing wave generated between two FET outputs. The electric wall termination is equivalent to the short circuit termination. As a result, the FET output termination condition needed to attain high efficiency is realized. Experimental high efficiency balanced amplifier is constructed to determine its practically attainable efficiency. The input VSWR is 1.27, and the output VSWR is 1.18. Power added efficiency of 75% is attained at 1.75 GHz band about 3W to balanced amplifier.
