A study on Identifying Undetectable Faults Using Uninitializable Flip-Flops

초기화가 불가능한 풀립플롭을 이용한 시험 불가능 고장 검출에 관한 연구

Undetectable faults in a digital circuit are faults that no input patterms can detect.Identifying these faults in test geferation process is very time- consuming especially for sequential circuits .In this paper we present a new algorithm to identify unedtectable faults in sequential cirouits .In the alorithm. we identify uninitializable fip-flops and then, faults that prevent intialization of the fkip-flops(FPIs)are identified, finally propagation path of the FPI is checked. Time complexity of this algorithm is porportional to the product of the number of flip flops with at lest a self loop and the number of gates in the circuit. Experiments were performed on the ISCAS89 benchmark ciruits to show the feadibility of the proposed algorithm.We could identify large amount of undetectable faults(up to 50% of the number of flip-flops)in circuits with uninitializable flip-flops. Consider-ing that most of the time in test generation is cinsumed in identifying undetecatable faults, performance of test generator can be improved by using this algorithm as a pre-processing of test generation.

본 논문에서는 순차화로에서의 시험 불가능 고장을 찾는 새로운 알고리즘을 제시 하였다. 이 알고리즘에서는 초기화가 불가능한 플플롭을 먼저 찾으면서 이 과정에서 이 플립플롭의 초기화를 막는 고장, FPI를 찾고 이 고장의 전파 경로를 검색한다. 또한 이 알고리즘을 ISCA889 벤츠마크 회로를 대상으로 적용하여 시험 불가능한 FPI의 갯수를 제시하였다. 테스트 생성에 소요되는 시간의 대부분이 시험 불가능고장의 검출에 사용 되는 것을 고려할 때, 이 알고리즘을 테스트 생성기의 전처리 과정으로 사용하면, 테스트 생성기의 효율을 크게 높일 것으로 기대된다.