

비정질 $As_{10}Ge_{15}Te_{75}$ 박막의 D.C. 스위칭 임계전압 특성

논문
9-8-6

The Characteristics of D.C. Switching Threshold Voltage for Amorphous $As_{10}Ge_{15}Te_{75}$ Thin Film

이병석*, 이현용*, 이영종**, 정홍배*

(Byeong-Seok Yi, Hyun-Yong Lee, Young-Jong Lee, Hong-Bay Chung)

Abstract

Amorphous $As_{10}Ge_{15}Te_{75}$ device shows the memory switching characteristics under d.c. bias. In bulk material, a- $As_{10}Ge_{15}Te_{75}$ switching threshold voltage (V_{th}) is very high (above 100 volts), but in the case of thin film, V_{th} decreases to a few or ten a few volts. The characteristics of V_{th} depends on the physical dimensions such as the thickness of thin film and the separation between d.c. electrodes, and the annealing conditions. The switching threshold voltage decreases exponentially with increasing annealing temperature and annealing time, but increases linearly with the thickness of thin film and exponentially with increasing the separation between d.c. electrodes. The desirable low switching threshold voltage, therefore, can be obtained by the stabilization through annealing and changing physical dimensions.

Key Words(중요 용어) : D.C. memory switching (d.c. 메모리 스위칭), Switching threshold voltage (스위칭 임계전압), Annealing conditions (열처리 조건)

1. 서 론

1960년대 말부터 여러 가지 비정질 칼코게나이드계 물질에서의 메모리 스위칭 현상이 보고된 이래 지속적인 연구가 진행되어 오고 있다.¹⁾²⁾³⁾⁴⁾ 비정질 칼코게나이드계 물질에서 나타나는 스위칭 현상은 비휘발성 메모리 소자로서 그 응용가치가 크며, 광기록소자나 컴퓨터 메모리 어레이등으로 이용할 수 있다.

칼코게나이드계 물질의 스위칭 현상은 d.c. 바이어스가 소자에 인가될 때, 스위칭 임계전압 이상에서 비정질상인 고저항 상태에서부터 비교적 안정한 저저항 상태로 천이하는 칼코게나이드계 합금의 성질에 기초를 두고 있다.⁵⁾⁶⁾ A.Vohra등은 특히 As-Ge-Te계의 비정질 칼코게나이드계 물질 중에

서 $As_{10}Ge_{15}Te_{75}$ 의 조성⁷⁾을 갖는 벌크물질의 메모리 스위칭 현상이 우수하며, 스위칭 메카니즘은 비정질 상태의 소자에 d.c. 임계전압 이상의 전위 공급으로 결정질의 filamentary path⁸⁾⁹⁾가 형성되는 것이 원인이 되는 것으로 보고하였다.

또한 이 물질은 기존에 마이크로웨이브영역의 주파수 대역으로 쓰이던 스위칭 소자들의 갖는 여러 가지 단점들을 보완할 수 있는 특징이 있으며, GHz 범위의 높은 주파수 영역에서도 a.c. 전도 특성이 우수하다고 보고된 바 있다.⁷⁾

본 연구실에서도 이러한 특성들을 갖는 비정질 $As_{10}Ge_{15}Te_{75}$ 물질을 제작하고 열증착법을 이용하여 박막을 형성함으로써 벌크상태일 때 백 volts 이상인 스위칭 임계전압을 감소시키고자 하였으며, 비정질 $As_{10}Ge_{15}Te_{75}$ 박막의 d.c., a.c. 전도 메카니즘을 분석하였다.¹⁰⁾ 박막의 d.c. 전도는 일반적인 칼코게나이드계 물질의 d.c. 전도형식인 활성화형 전도형식을 띠고, a.c. 전도는 S.R.Elliot 등에 의해 제안된 Correlated Barrier Hopping 모델¹¹⁾¹²⁾과 M.Pollak 등에 의해 정리된 Quantum Mechanical

* : 광운대학교 전자재료공학과

** : 여주전문대학 전자과

접수일자 : 1996년 2월 5일

심사완료 : 1996년 8월 24일

Tunneling 모델¹³⁾을 적용하였으며 이로부터 박막의 여러 가지 물성 상수들을 구하였다. 본 연구에서는 증착 직후의 불안정한 박막상태를 비정질 $As_{10}Ge_{15}Te_{75}$ 물질의 유리질 천이온도 이하의 온도에서 열처리를 가하여, 열처리 온도, 열처리 시간, 박막의 두께, 그리고 d.c. 바이어스를 인가하는 박막의 전극간 간격에 따른 스위칭 임계전압의 변화 특성을 조사하였다. 박막의 형성시 제어할 수 있는 이런 여러 가지 조건들에 대한 스위칭 임계전압의 변화로부터 저전압에서도 스위칭 현상이 일어나게 할 수 있으며, 원하는 스위칭 임계전압을 갖도록 안정한 비정질 $As_{10}Ge_{15}Te_{75}$ 박막을 형성하고자 한다.

2. 실험

2.1. 시편의 제작

본 실험에서는 As-Ge-Te계 물질중에서 $As_{10}Ge_{15}Te_{75}$ 의 조성을 택하여 99.999% 순도의 원소 시료를 0.1mg까지 정확히 평량하였다. 이 시료를 내경이 10mm인 세척된 석영관 속에 넣어 약 10^{-5} Torr의 진공도로 진공봉입하였다. 진공봉입된 석영관을 전기로에서 가열하여 물 속에서 급냉시켜 비정질상의 벌크를 만들었다. 이렇게 제작한 벌크는 2.5×10^{-5} Torr의 진공도를 유지한 진공열증착기를 통해 세척된 유리기판 위에 증착하여 박막을 형성하였다. 전극 물질로는 Ag를 사용하였으며 같은 진공열증착기를 이용하여 박막상에 전극을 형성하였다. 벌크상태의 $As_{10}Ge_{15}Te_{75}$ 의 유리질 천이온도는 423K이므로 증착 직후의 불안정한 박막을 열처리시 423K 이하의 온도로 하였다. 박막의 열처리 조건, 박막의 두께, 그리고 전극간 간격에 따른 스위칭 임계전압을 살펴보기 위해 위의 조건들을 여러 가지로 다르게 하여 시편을 제작하였다. 제작된 시편의 각 조건은 아래 표1과 같다.

표 1. 실험에 사용한 시편의 여러가지 조건
Table 1. The various conditions of thin films.

열처리 온도	미처리, 373K, 383K, 393K, 403K
열처리 시간	미처리, 1시간, 2시간, 3시간, 5시간
박막의 두께	0.45 μ m, 0.85 μ m, 1 μ m, 5 μ m
전극간 거리	1mm, 2mm, 3mm, 5mm

2.2. 측정

각각의 조건으로 준비된 박막의 전극 사이에 d.c. 바이어스를 걸어주어 전극 사이에 인가되는

전압과 박막을 통해 흐르는 전류를 측정함으로써 메모리 스위칭 현상을 관찰하였다. 이로부터 각 조건에 대한 d.c. 메모리 스위칭이 일어나는 스위칭 임계전압을 측정하여 각각의 조건에 대한 스위칭 임계전압의 변화를 살펴보았다.

3. 결과 및 고찰

3.1. D.C. 스위칭 특성

양 전극 사이에 d.c. 바이어스를 인가하고 박막을 통해 흐르는 전류를 측정된 d.c. I-V 특성을 고찰하였다. 이 때 d.c. 바이어스를 증가시켜 가면서 전류와 스위칭 임계전압을 측정하고나서 다시 d.c. 바이어스를 0V까지 감소시키며 전류를 측정하였다. 열처리를 가하지 않은 박막의 경우, 다른 조건들을 변화시켜 보아도 d.c. 메모리 스위칭 현상이 나타나지 않았으며, 이는 증착 직후의 매우 불안정한 박막 상태 때문이라고 사료된다.




그림 1. d.c. 스위칭 특성 곡선(두께:1 μ m, 열처리 온도:393K, 열처리 시간:2hours, 전극간 간격:3mm)

Fig. 1. d.c. switching characteristic curve (thickness:1 μ m, annealing temperature: 393K, annealing time:2hours., and separation between d.c. electrodes: 3mm).

그림 1은 박막의 두께가 1 μ m이고 열처리 온도와 시간이 각각 393K, 2hours인 박막에 전극간 간격을 3mm로 한 경우의 d.c. I-V 특성 곡선이다. 이 경우, 박막의 전극 양단에 전압을 증가시킬 때 9.4V에서 전류가 크게 증가함을 알 수 있다. 따라서 이 박막의 d.c. 메모리 스위칭이 일어나는 스위칭 임계전압은 9.4V가 된다.




그림 2. d.c. 바이어스에 의한 d.c. 전도도의 특성 곡선(두께:1 μ m, 열처리 온도:393K, 열처리 시간:2 hours, 전극간 간격:3mm)
 Fig. 2. d.c. conductivity characteristic curve with d.c. bias(thickness:1 μ m, annealing temperature:393K, annealing time:2 hours, and separation between d.c. electrodes:3mm).

그림 2는 그림 1과 같은 박막의 전극 양단에 전압을 가할 때 d.c. 전도도의 변화를 나타낸 그림이다. 그림 2에서 박막의 스위칭 임계전압인 9.4V에서 d.c. 전도도가 크게 증가함을 알 수 있다.

일단 스위칭이 일어나면 고저항 상태의 비정질상이 저저항 상태의 안정한 filamentary path를 형성한다. 즉, 스위칭 전 $As_{10}Ge_{15}Te_{75}$ 조성을 갖는 비정질상내 Te 원자들 간의 chain이 임계전압의 에너지를 받아 상대적으로 더 긴 chain을 형성하게 되고 따라서 Te 원자들의 국소적인 micro-crystallinity들을 형성하여 낮은 결합에너지를 갖는 결정질상의 $As_3Ge_3Te_{92}$ 조성으로 변화되어 안정한 저저항의 전기전도 path를 형성한다.¹³⁾ 그러므로 전극간에 인가되는 전압에 따라 전류는 선형적으로 증감을 하고 (그림 1), d.c. 전도도는 일정한 값을 유지한다 (그림 2). 이러한 filamentary path는 짧은 d.c. pulse를 인가하거나 열처리를 다시 해주면 다시 고저항 상태의 비정질상으로 되돌아가는 특성을 지니고 있다. 다른 조건을 갖는 박막들도 모두 마찬가지로 형태의 d.c. I-V 특성 곡선과 d.c. 전도도 특성 곡선을 나타내며, 단지 각 조건에 따른 스위칭 임계전압의 크기가 변한다.

3.2. 스위칭 임계전압의 특성

본 절에서는 박막의 스위칭 임계전압이 여러 가

지 조건들에 대해 어떠한 변화를 일으키는가를 살펴보았다. 열처리 온도와 시간, 박막의 두께와 전극간 간격의 조건들 중 다른 조건들은 일정하게 두고 한가지 조건만 변화를 시켜 그에 따른 스위칭 임계전압의 변화를 고찰하였다.




그림 3. 열처리 온도에 대한 스위칭 임계전압의 의존성(박막의 두께:1 μ m, 열처리 시간:2 hours, 전극간 간격:3mm)
 Fig. 3. The annealing temperature dependence of switching threshold voltage(The thickness:1 μ m, the annealing time: 2 hours, and the separation between electrodes:3mm).

그림 3은 두께가 1 μ m이고, 전극간 간격이 3mm이며 각각의 열처리 시간은 2 hours으로 동일한 조건을 갖는 박막의 열처리 온도 (373K, 383K, 393K, 그리고 403K)에 대한 스위칭 임계전압의 의존성을 나타낸 그림이다. 열처리 온도가 증가할수록 스위칭 임계전압이 지수함수적으로 감소함을 알 수 있다. 다른 조건들이 일정할 경우, 스위칭 임계전압과 열처리 온도에 대한 관계식은 열전도 방정식으로 식 (1)¹⁵⁾과 같이 나타낼 수 있으며 실험치와 식 (1)이 잘 일치함을 알 수 있다.

$$V_{th} = k \exp[z(T_g - T)] \quad (1)$$

V_{th} : 스위칭 임계전압,

k : 각 조건에서 같은 값을 갖는 상수

z : $As_{10}Ge_{15}Te_{75}$ 물질에 대한 상수

T_g : $As_{10}Ge_{15}Te_{75}$ 의 유리질 천이온도 (413K)

T : 열처리 온도 (K)




그림 4. 열처리 시간에 대한 스위칭 임계전압의 의존성(박막의 두께:1 μ m, 열처리 온도:393K, 전극간 간격:1mm)

Fig. 4. The annealing time dependence of switching threshold voltage(The thickness:1 μ m, the annealing temperature:393K, and the separation between electrodes:1mm).

그림 4는 두께가 1 μ m이고, 전극간 간격이 1mm이며 각각의 열처리 온도는 393K로 동일한 조건을 갖는 박막의 열처리 시간(1시간, 2시간, 3시간, 그리고 5시간)에 대한 스위칭 임계전압의 의존성을 나타낸 그림이다. 열처리 온도에 대한 의존성과 마찬가지로 열처리 시간이 증가할수록 스위칭 임계전압은 지수함수적으로 감소하지만, 그 감소폭이 열처리 온도보다는 적음을 알 수 있다. 다른 조건들이 일정할 경우, 스위칭 임계전압과 열처리 시간에 대한 관계식은 식 (2)와 같이 나타낼 수 있으며 실험치와 식 (2)가 잘 일치함을 알 수 있다.

$$V_{th} = a \exp(-bt) \quad (2)$$

a, b : 상수

t : 열처리 시간 (hour(s))

그림 5는 열처리 온도와 시간이 각각 393K, 1hour이며 전극간 간격이 2mm인 박막의 두께 (0.45 μ m, 0.85 μ m, 1 μ m, 그리고 1.2 μ m)에 대한 스위칭 임계전압의 의존성을 나타낸 그림이다. 박막의 두께가 증가할수록 스위칭 임계전압은 선형적으로 증가하지만 그 기울기는 0.093V/ μ m로 매우 적으므로 박막의 두께는 스위칭 임계전압의 변화에 큰 영향을 미치지 못함을 알 수 있다. 하지만 두께가 수 μ m 이




그림 5. 박막의 두께에 대한 스위칭 임계전압의 의존성

Fig. 5. The thickness dependence of switching threshold voltage(The annealing condition:393K, and the separation between electrodes:2mm).

상이 되면 벌크인 경우처럼 백V 이상의 고전압에서 스위칭이 일어난다. 다른 조건들이 일정할 경우, 스위칭 임계전압과 박막의 두께에 대한 관계식은 식 (3)과 같이 나타낼 수 있으며 실험치와 식 (3)이 잘 일치함을 알 수 있다.




그림 6. 전극간 간격에 대한 스위칭 임계전압의 의존성

Fig. 6. The separation between electrodes dependence of switching threshold voltage(The thickness:1 μ m, and annealing condition:393K/2hours).

$$V_{th} = ud + w \quad (3)$$

u, w : 상수

d : 박막의 두께 (μm)

그림 6은 박막의 두께가 $1\mu\text{m}$ 이고 열처리 온도와 시간이 각각 393K, 2hours인 박막의 전극간 간격 (1mm, 2mm, 3mm, 그리고 5mm)에 대한 스위칭 임계전압의 의존성을 나타낸 그림이다. 전극간 간격이 증가할수록 스위칭 임계전압은 지수함수적으로 크게 증가함을 알 수 있다. 다른 조건들이 일정할 경우, 스위칭 임계전압과 박막의 두께에 대한 관계식은 식 (4)와 같이 나타낼 수 있으며 실험치와 식 (4)가 잘 일치함을 알 수 있다.

$$V_{th} = c \exp[f(x-r)] \quad (4)$$

c, f, r : 상수

x : 전극간 간격 (mm)

4. 결 론

벌크 형태의 비정질 $\text{As}_{10}\text{Ge}_{15}\text{Te}_{75}$ 소자는 d.c. 메모리 스위칭 현상을 나타내며, 이 때의 스위칭 임계전압은 100V 이상의 고전압이지만, 비정질 $\text{As}_{10}\text{Ge}_{15}\text{Te}_{75}$ 를 박막으로 형성함으로써 그 스위칭 임계전압을 수V 내외로 감소시킬 수 있었다. 그리고 열처리 온도와 열처리 시간, 박막의 두께, 그리고 박막 양단에 형성된 Ag 전극간 간격과 같은 여러 가지 조건에 대한 스위칭 임계전압의 변화를 고찰해 본 결과, 열처리 온도와 시간이 증가할수록 스위칭 임계전압은 지수함수적으로 감소하였으며, 박막의 두께가 증가할수록 선형적으로 증가할 하였고, 전극간 간격이 증가할 때는 지수함수적으로 증가하였다. 이러한 실험치는 근사적인 식과 잘 일치함을 알 수 있다. 이러한 여러 가지 매개변수 중에서 박막의 두께는 스위칭 임계전압의 변화에 그리 큰 영향을 미치지 못하였고, 전극간 간격은 매우 큰 영향을 끼친다. 따라서 비정질 $\text{As}_{10}\text{Ge}_{15}\text{Te}_{75}$ 박막의 스위칭 임계전압은 위의 여러 가지 조건들을 조절함으로써 원하는 스위칭 임계전압을 갖도록 할 수 있다. 즉 저전압에서도 스위칭 현상이 일어나도록 하려면, 열처리 온도와 시간을 증가시키고, 박막의 두께와 전극 간 간격을 감소시켜 줌으로써 가능하다. 그러나 박막의 두께가 스위칭 임계전압에 끼치는 영향은 적으므로, 효율적인 스위칭 임계전압의 제어는 전극간 간격과 열처리 온도, 시간 등의 열처리 조건에 의해 제시된 관련식으로


예측하여 이루어질 수 있다. 열처리시 박막의 유리질 천이온도 이상의 온도로 열처리를 하면 박막의 비정질상이 다른 상으로 변화하므로 열처리 온도는 반드시 유리질 천이온도 이하의 온도로 선택하여야 한다.

참 고 문 헌

1. A. Madan and M. P. Shaw, "The Physics and Applications of Amorphous Semiconductors", Academic Press, p.382-408, 1988.
2. Mott and Davis, "Electronic Processes in Non-Crystalline Materials", Oxford University Press, p.507-512, 1979
3. T. Matsushita, T. Yamagami, and M. Okuda, "Switching Phenomena Observed on Ge-Se-In System", Japan. J. Appl. Phys., Vol.11, pp.422, 1972
4. A. Hamada, M. Saito, and M. Kikuchi, "Energy Gap Discrepancy in Amorphous Semiconductors of As-Te-Ge System", Japan. J. Appl. Phys., Vol.1, pp.530, 1971
5. H. B. Chung, Y. H. Kim, and B. K. Shin, "A Study on the Nonvolatile Memory Effect of Amorphous As_2S_3 Thin Film Utilizing Photodoping Method", Trans. of KIEE, Vol.34, No.6, pp.238, 1985
6. C. Y. Park, and H. B. Chung, "A Study on the Switching Voltage of Memory Device using Amorphous Chalcogenide Semiconductor", J. of KIEE, Vol.14, No.2, pp.10, 1977
7. A. Vohra and K. K. Srivastava, "Microwave Switching and A.C. Conductivity of Memory Glass $\text{As}_{10}\text{Ge}_{15}\text{Te}_{75}$ ", Phys. Stat. Sol.(a), Vol. 121, No.341, 1990
8. T. Matsushita, T. Yamagami, and M. Okuda, "Compositional Dependency of the Filamentary Paths Formed on the Surface of the Chalcogenide Glasses", Japan. J. Appl. Phys., Vol.10, pp.1283, 1971
9. T. Matsushita, T. Yamagami, and M. Okuda, "Filamentary Paths Formed on Surface of the Chalcogenide Glasses", Japan. J. Appl. Phys., Vol.11, No.7, pp.923, 1972
10. H. Y. Lee, S. P. Cheon, Y. J. Lee, and H. B. Chung, "The Physical Properties and

- Switching Characteristics of Amorphous As-Ge-Te Thin Film”, Trans. of KIEE, Vol.44, No.7, pp.901, 1995
11. S. R. Elliott, “Physics of Amorphous Materials”, Longman Scientific & Technical, p.404-424, 1990
 12. S. R. Elliott, “Temperature dependence of a.c. conductivity of chalcogenide glasses”, Phil. Mag., Vol.B37, pp.553, 1978
 13. M. Pollak, Phil. Mag., Vol.23, pp.519, 1976
 14. J. Bicerano and S. R. Ovshinsky, “Chemical bond approach to the structures of chalcogenide glasses with reversible switching properties”, J. Non-Cryst. Solids, Vol.74, pp.75, 1985
 15. S. Iizima, M. Sugi, and M. Kikuchi, “Electrical and thermal properties of semiconducting glasses As-Ge-Te”, Solid State Comm., Vol.8, pp.153, 1970

저자소개



이병석

1972년 5월 11일생. 1995년 광운대 공대 전자재료공학과 졸업. 1996년 현재 동 대학원 전자재료공학과 석사과정.



이영중

1957년 2월 17일생. 1980년 광운대 응용 전자공학과 졸업. 1984년 동 대학원 전자재료공학과 졸업(석사). 1990년 동 대학원 전자재료공학과 졸업(공학). 현재 여주전통대 전자과 조교수.



이현용

1964년 3월 14일생. 1987년 광운대 공대 전자재료공학과 졸업. 1989년 동 대학원 전자재료공학과 졸업(석사). 1995년 동 대학원 전자재료공학과 졸업(공학). 현재 한국학술진흥재단 Post-Doc.



정홍배

1951년 1월 19일생. 1971년 연세대 공대 전기공학과 졸업. 1976년 동 대학원 전기공학과 졸업(석사). 1980년 동 대학원 전기공학과 졸업(공학). 1983년 미국 M.I.T. 객원교수. 현재 광운대 공대 전자재료공학과 교수. 광운대 전기기술연구소 소장.