Dependence of deep submicron CMOSFET characteristics on shallow source/drain junction depth

얕은 소오스/드레인 접합깊이가 deep submicron CMOSFET 소자 특성에 미치는 영향

  • 노광명 (현대전자 산업주식회사 메모리연구소 기초소자 2실) ;
  • 고요환 (현대전자 산업주식회사 메모리연구소 기초소자 2실) ;
  • 박찬광 (현대전자 산업주식회사 메모리연구소 기초소자 2실) ;
  • 황성민 (현대전자 산업주식회사 메모리연구소 기초소자 2실) ;
  • 정하풍 (현대전자 산업주식회사 메모리연구소 기초소자 2실) ;
  • 정명준 (현대전자 산업주식회사 메모리연구소 기초소자 2실)
  • Published : 1996.04.01

Abstract

With the MOsES (mask oxide sidewall etch scheme)process which uses the conventional i-line stepper and isotropic wet etching, CMOSFET's with fine gate pattern of 0.1.mu.m CMOSFET device, the screening oxide is deposited before the low energy ion implantation for source/drain extensions and two step sidewall scheme is adopted. Through the characterization of 0.1.mu.m CMOSFET device, it is found that the screening oxide deposition sheme has larger capability of suppressing the short channel effects than two step sidewall schem. In cse of 200.angs.-thick screening oxide deposition, both NMOSFET and PMOSFET maintain good subthreshold characteristics down to 0.1.mu.m effective channel lengths, and show affordable drain saturation current reduction and low impact ionization rates.

Keywords