

The Modified HSINFET Using the Trenched Hybrid Injector

金 載 亨* · 金 翰 秀** · 韓 民 九*** · 崔 然 益§

(Jae-Hyung Kim · Han-Soo Kim · Min-Koo Han · Yearn-Ik Choi)

Abstract - A new trenched Hybrid Schottky INjection Field Effect Transistor (HSINFET) is proposed and verified by 2-D semiconductor device simulation. The feature of the proposed structure is that the hybrid Schottky injector is implemented at the trench sidewall and p-n junction injector at the upper sidewall and bottom of a trench. Two-dimensional simulation has been performed to compare the new HSINFET with the SINFET, conventional HSINFET and lateral insulated gate bipolar transistor(LIGBT). The numerical results shows that the current handling capability of the proposed HSINFET is significantly increased without sacrificing turn-off characteristics. The proposed HSINFET exhibits higher latch-up current density and much faster switching speed than the lateral IGBT. The forward voltage drop of the proposed HSINFET is 0.4 V lower than that of the conventional HSINFET and the turn-off time of the trenched HSINFET is 70 ns which is much smaller than that of LIGBT.

Key Words : SINFET, Hybrid Schottky Injector, Trench

1. 서 론

Lateral IGBT(LIGBT) 전력용 소자는 높은 전류 용량 및 낮은 순방향 전압 강하 특성을 가지고 있기 때문에 논리 소자와 전력용 소자를 단일 칩안에 구현하는 high voltage IC(HVIC)에서 전원 및 출력단자로 많이 사용되고 있다[1]. 그러나, 수평형 IGBT는 순방향 동작시에 아노드 전극으로부터 주입되는 다수의 소수 캐리어에 의해 순방향 전압 강하가 감소하는 반면 이 소수 캐리어가 재결합을 통해 소멸되는 시간이 길기 때문에 스위칭 속도 특성이 나쁘다. 또한 소수 캐리어가 p-body 영역을 통과하며 래치업현상을 일으키면 싸이리스터 동작을 발생하므로 게이트 전압에 의한 제어가 불가능해 질 수 있다는 단점을 가지고 있다[2]. 느린 스위칭 속도와 래치업 현상 등에 의한 소자 운용의 단점을 개선하기 위해 아노드 구조를 p-n 접합 대신 쇼트키 접합으로 형성시킨 Schottky INjection Field Effect Transistor (SINFET) 소자가 제안된 바 있으나, 이 소자는 주입되는 소수 캐리어가 적기 때문에 스위칭 속도는 매우 빠르나 전류 밀도가 낮아서 순방향 전압강하가 IGBT에 비해 훨씬 크다는 단점이 있다[3,4]. 따라서 IGBT의 낮은 순방향 전압 강하 특성과 SINFET의 빠른 스위칭 속도 특성 등의 장점을 이용하기 위해 아노드 전극을 쇼트키 접합과 p-n 접합의 병렬 결합으로 형성시킨 Hybrid Schottky INjection Field Effect Transistor (HSINFET)가 제안된 바 있다[5]. 이 소자는 SINFET에 비해 소수 캐리어의 농도가 높으므로 낮은 순방향

전압 강하 특성을 가지며 비교적 빠른 스위칭 속도 특성을 갖는다. 그러나 HSINFET은 아노드 영역이 p-n 접합으로만 이루어진 IGBT와 비교하여 주입되는 소수 캐리어의 밀도가 낮기 때문에 전류 전도 능력이 작고 순방향 전압강하가 크다.

본 논문에서는 기존의 HSINFET에 비해 향상된 순방향 전도 특성을 가지면서 IGBT에 비해 훨씬 빠른 스위칭 속도 및 높은 래치업 전류 특성을 갖는 새로운 트렌치 아노드 구조의 HSINFET을 제안하고 트렌치의 깊이에 따른 순방향 전도특성 및 래치업 전류의 변화를 2차원 시뮬레이션을 통해 분석하였다. 또한 시뮬레이션을 통해 주입되는 소수 캐리어의 밀도에 의존하는 순방향 전압 강하와 스위칭 속도의 상관 관계를 SINFET, 기존의 HSINFET, IGBT 등의 기존 소자와 제안된 소자에 대해 비교 분석하였다.

2. 소자 구조

현재 널리 사용되는 HSINFET 구조와 제안된 트렌치 아노드 구조를 갖는 HSINFET의 단면도를 그림 1-(a)와 그림 1-(b)에 도시하였다.

기존의 HSINFET소자는 p-n접합과 쇼트키 접합의 hybrid 아노드 전극이 모두 표면에 형성된 구조를 갖고 있으나, 제안된 HSINFET 소자는 실리콘을 트렌치하여 쇼트키 접합은 트렌치의 측벽에, p-n 접합은 트렌치의 표면측벽과 바닥면에 형성된 구조를 가진다. 제안된 HSINFET 소자의 아노드 전극 구조는 사진 및 식각 공정을 거친 후 표면에서의 p'영역 형성을 위한 boron 이온 주입, 트렌치의 형성을 위한 Reactive-Ion-Etching(RIE) 및 바닥면에서의 p'영역 형성을 위한 추가의 boron 이온 주입등의 공정에 의해 형성될 수 있으며 일반적인 아노드 전극 형성 공정에 비해 추가적인 마스크가 필요없다[6]. 이와 같은 공정에 의해 형성된 새로운 구조의 HSINFET은 그림 1-(b)에서 볼 수 있듯이 일반적인 HSINFET에 비해 아노

* 正 會 員 : 서울대 大 學 院 電 氣 工 學 科 碩 士 課 程

** 正 會 員 : 서울대 大 學 院 電 氣 工 學 科 博 士 課 程

*** 正 會 員 : 서울대 工 大 電 氣 工 學 科 教 授 · 工 博

§ 正 會 員 : 亞 洲 大 工 大 電 子 工 學 科 教 授 · 工 博

接 受 日 次 : 1995年 8月 24日

1次 修 正 : 1995年 10月 11日

2次 修 正 : 1996年 1月 4日




그림 1 소자의 단면도
 (a) 기존의 HSINFET
 (b) 트랜치한 주입 구조를 갖는 HSINFET

Fig. 1 The cross-section of the
 (a) conventional HSINFET
 (b) proposed HSINFET with the trench injector structure

드에서의 p+ 영역이 트랜치의 표면뿐만 아니라 바닥면에도 위치하므로 p-n접합의 면적이 증가되고 따라서 순방향 전압에 의해 주입되는 소수 캐리어의 밀도가 증가한다. 또한 표면에서의 p+ 영역이 채널에 더욱 가깝게 형성되고 아노드 전극이 실리콘 bulk영역으로 확장됨으로써 드리프트 영역에서의 저항 성분이 일반적인 HSINFET에 비하여 작아지므로 순방향 전압 강하가 감소한다. 아노드에서의 쇼트키 접합의 면적은 트랜치의 깊이에 의해 조정되어 질 수 있으며 적절한 쇼트키 접합의 면적을 사용하여 주입되는 소수 캐리어의 밀도를 조절함으로써 순방향 전압 강하와 소자의 턴 오프 특성등을 조절할 수 있다.

3. 순방향 소자 특성

트랜치 구조를 갖는 HSINFET의 동작특성을 파악하기 위하여 2-D 시뮬레이터인 MEDICI를 이용하여 수치 해석하였다. 해석에 사용된 쇼트키 접합의 파라미터는 소수캐리어가 주입되기 위한 bipolar mode의 쇼트키 접합 조건으로서 이미 알려진 기존 SINFET의 데이터를 이용하였다.[7] Bipolar mode의 쇼트키 접합 조건은 금속 전극에서 실리콘에 대한 정공의 전위장벽에 크게 의존하며 정공의 전위장벽이 너무 낮을 경우 주입되는 소수 캐리어의 밀도가 높아 스위칭 속도에 나쁜 영향을 주며, 반대로 정공의 장벽이 너무 높을 경우 드리프트 영역에서의 전도도 변조를 일으킬 만한 소수 캐리어의 주입이 이루어지지 않아 순방향 전압 강하특성에 좋지 못하다. 따라서 적절한 전위

장벽이 유지되어야 하며 이러한 조건은 Y. Amemiya[7]에 의해 제시되었다. 이 조건에 의하면 적절한 양의 소수 캐리어가 주입되기 위해서는 정공의 전위장벽이 0.2 eV와 0.35 eV 사이에 있어야 하며 예피층의 비저항은 10 Ωcm 이상 그리고 두께는 20 μm 이하 이어야 한다. 이러한 조건을 만족시키기 위해 드리프트 영역에서의 불순물 농도, 길이 및 두께는 5×10¹⁴ cm⁻³와 20 μm 그리고 10 μm로 하였으며 금속전극의 일함수, 실리콘의 전자 친화력, 그리고 전위 장벽 감소 정수는 각각 4.9 eV, 4.05 eV, 그리고 2×10⁻⁷ cm 로 하였다[7]. 이 파라미터들을 사용하여 제안된 소자의 트랜치 깊이에 따른 순방향 특성의 변화를 분석하였으며, 이를 기존 소자의 순방향 특성과 비교 분석하였다.

제안된 HSINFET 소자의 트랜치 깊이에 따른 순방향 특성의 변화를 살펴보기 위해 트랜치의 깊이(t_d)를 3 μm, 7 μm로 변





그림 2 차원적 전류 흐름도
 (a) 기존의 HSINFET
 (b) 3μm의 트랜치 깊이를 갖는 제안된 HSINFET
 (c) 7μm의 트랜치 깊이를 갖는 제안된 HSINFET

Fig. 2 Two-dimensional current flowlines
 (a) Conventional HSINFET
 (b) Proposed HSINFET with 3μm trench depth
 (c) Proposed HSINFET with 7μm trench depth

화시켰다. 게이트 전극에는 15 V, 아노드 전극에는 1.5 V의 전압이 각각 인가된 경우 기존의 HSINFET 소자와 트랜치의 깊이를 3 μm , 7 μm 로 변화시킨 제안된 소자 등 세가지 구조에 있어서의 각각의 2차원적 전류 흐름을 그림 2에 표시하였다. 그림에서 보듯이 기존 소자(그림 2-a)의 경우 가장 낮은 전류 밀도를 가지며 트랜치의 깊이가 3 μm 인 제안된 소자의 경우 가장 높은 전류 밀도를 가진다. 트랜치의 깊이가 7 μm 인 경우 트랜치의 깊이가 3 μm 에 비해 전류 밀도가 낮으며, 이는 트랜치의 깊이가 깊어질수록 전류 밀도가 증가하는 매물 산화막이 없는 수직형 소자의 경우와 다르다. 따라서 트랜치의 깊이가 증가할 때 전류 밀도가 감소하는 것은 매물 산화막에 의한 영향때문으로 볼 수 있으며, 이러한 현상은 트랜치가 깊어질수록 트랜치의 바닥면에 위치한 p'의 아노드 영역과 매물 산화막 사이의 간격이 좁아지고 이에 따라 이 영역에서의 직렬저항 성분이 커지므로 상대적으로 저항이 작은 채널에 가까운 쪽의 p'의 아노드 영역에 전류의 집중현상이 발생하여 활성화되는 p'영역이 작아지고 주입되는 정공의 양이 적어지므로 전류 밀도가 감소하기 때문으로 해석할 수 있다.

그림 3에서는 순방향 전류 밀도에 영향을 미치는 전도도 변조(conductivity modulation)를 살펴보기 위해 소수 캐리어인 정공의 3차원적인 농도 분포를 기존의 HSINFET과 3 μm 와 7




(c)

그림 3 3차원적 정공의 밀도 분포도


- (a) 기존의 HSINFET
- (b) 3 μm 의 트랜치 깊이를 갖는 제안된 HSINFET
- (c) 7 μm 의 트랜치 깊이를 갖는 제안된 HSINFET

Fig. 3 Three-dimensional hole carrier concentration

- (a) Conventional HSINFET
- (b) Proposed HSINFET with 3 μm trench depth
- (c) Proposed HSINFET with 7 μm trench depth



(a)



(b)




그림 4 제안된 HSINFET과 기존 스위칭 소자들의 전류-전압 특성

Fig. 4 I-V characteristics of the trenched HSINFET and other conventional switching devices

μm 의 트랜치 깊이를 갖는 제안된 HSINFET에 대해 나타내었다. 이 때 게이트 전극에는 15 V, 아노드 전극에는 1.5 V의 전압이 각각 인가되었으며 그림 2의 경우와 같은 바이어스 조건이다. 일반적인 HSINFET(그림 3-a)의 경우 소수 캐리어인 정공의 농도가 드리프트 영역의 아노드쪽 끝단에서 약 $5 \times 10^{15} \text{ cm}^{-3}$ 정도의 값을 가진다. 또한 아노드 영역에서의 p-n 접합 주변의 정공의 농도가 쇼트키 접합 주변의 정공의 농도에 비해

훨씬 높은 것을 알 수 있으며 이는 순방향 전압 1.5 V에서 p-n 접합이 쇼트키 접합에 비해 훨씬 많은 수의 소수 캐리어를 주입하고 있는 것을 나타낸다. 트랜치의 깊이가 3 μm 인 제안된 구조의 HSINFET(그림 3-b)의 경우 드리프트 영역에 주입된 정공의 최대 농도는 약 $5 \times 10^{16} \text{ cm}^{-3}$ 으로서 기존의 HSINFET과 비교해 약 10배 정도의 소수 캐리어를 주입하고 있다. 이는 아노드의 p-n 접합이 도통할 정도의 높은 아노드 전압에 대해 기존의 소자와 비교해 정공을 주입하는 p' 인젝터의 면적이 크기 때문이다. 또한 트랜치의 깊이가 7 μm 인 제안된 구조의 HSINFET(그림 3-c)은 약 $2 \times 10^{16} \text{ cm}^{-3}$ 의 정공의 최대 농도를 가지며 이는 기존의 HSINFET에 비해 여전히 높지만 트랜치의 깊이가 3 μm 인 경우에 비해 낮다. 특히 정공이 주입되는 아노드의 p' 영역 근처에서의 정공의 농도가 큰 차이를 보이는 것을 알 수 있으며 이것은 트랜치가 매우 깊은 경우 p'영역과 매물 산화층 사이에서 직렬저항 성분이 증가함으로 인해 전류의 집중화 현상 (crowding effect)이 발생하여 유효한 p'면적이 감소하기 때문이다.

그림 4는 게이트 전극에 15 V가 인가된 경우 기존의 소자와 제안된 소자의 순방향 전류-전압 특성을 나타내고 있다. 100 A/cm^2 의 일정한 전류밀도를 가질 때의 인가된 아노드 전압을 순방향 전압 강화로 정의하면 SINFET, 기존의 HSINFET, 트랜치의 깊이가 3 μm 인 새로운 구조의 HSINFET, 그리고 IGBT의 순방향 전압 강화는 각각 3 V, 1.65 V, 1.25 V, 그리고 1.0 V이다. 제안된 HSINFET의 순방향 전압 강화는 IGBT에 비하여 0.25 V 높지만, 기존의 HSINFET에 비해 0.4 V 낮다. 이러한 순방향 전압 강화 특성의 향상은 그림 3에 나타난 바와 같이 주입되는 정공의 농도가 기존의 HSINFET 소자에 비해 높아 전도도 변조가 크게 일어났기 때문이다. 또한 트랜치의 깊이에 따른 순방향 특성의 변화는 트랜치의 깊이가 3 μm 인 구조의 경우 7 μm 인 경우에 비해 더 높은 전류 밀도를 가지며, 이 역시 주입되는 정공의 차이에 기인한다. 제안된 소자의 래치업이 발생하는 전압은 약 2.2 V이며 이에 해당하는 래치업 전류밀도는 510 A/cm^2 이다. 이러한 래치업 전류밀도는 IGBT의 300 A/cm^2 보다 훨씬 높고 기존 소자의 570 A/cm^2 와 비슷한 값을 갖는다. 이러한 높은 래치업 전류밀도는 IGBT의 p-n-p 트랜지스터에 해당하는 HSINFET의 metal-n-p 트랜지스터의 전류 이득(β)이 IGBT에 비해 훨씬 낮기 때문에 얻어진다[3].

4. 과도 특성과 순방향 전압의 trade-off 관계

제안된 HSINFET 소자의 과도 특성을 게이트 전압이 15 V에서 0 V로 강하될 때, 기존의 소자와 비교하였다. 그림 5는 턴 오프시 아노드 전극으로 흐르는 전류 파형을 보이고 있다. 턴 오프 시간을 아노드 전극에 흐르는 전류가 초기전류의 10%로 강하될 때까지의 시간으로 정의하면, IGBT의 턴 오프 시간은 2 μs 인데 비해 제안된 HSINFET($t_d=3 \mu\text{m}$), 기존의 HSINFET과 SINFET의 턴 오프 시간은 각각 70 ns, 30 ns, 10 ns이다. 제안된 트랜치 구조의 소자는 일반적인 HSINFET 소자와 견줄만한 스위칭 속도를 갖고 있으며 IGBT에 비해 훨씬 빠른 동작 속도 특성을 갖는다. 쇼트키 아노드 전극을 가지고 있는 SINFET이나 HSINFET소자는 턴 오프될 때 쇼트키 접합으로 정공의 이동 경로가 생겨 순방향으로 전도되고 있는 동안 드리프트 영역에 쌓여 있던 전자와 정공이 쉽게 제거되므

로 턴 오프 시간이 빠른 반면, LIGBT에는 이러한 정공의 이동 경로가 존재하지 않으므로 드리프트 영역에서의 소수 캐리어인 정공의 제거는 재결합에 의해 제거되어야 하고 따라서 턴 오프 시간이 상대적으로 길다. 제안된 소자의 경우 트랜치의 깊이에 따른 턴 오프 시간의 변화는 주입된 정공의 양과 쇼트키 면적에 의해 결정되어지며, 트랜치의 깊이가 3 μm 인 경우의 턴 오프 시간이 트랜치의 깊이가 7 μm 인 경우에 비해 주입된 정공의 양이 많고 쇼트키 면적이 작으므로 길다.

그림 6에는 순방향 전압 강화와 턴오프 시간의 상관관계가 나타나 있다. 제안된 구조의 HSI NFET($t_d=3/\mu\text{m}$)은 1.25V의 순방향 전압 강화, 70ns의 턴 오프 시간을 가지며 이는 기존 HSINFET의 1.65V보다 0.4V 낮은 순방향 전압 강화 그리고 LIGBT의 $2\mu\text{a}$ 에 비해 훨씬 빠른 턴 오프 시간이다. LIGBT와




그림 5 아노드 전류의 턴 오프 특성
Fig. 5 Turn-off waveforms of the anode current




그림 6 순방향 전압 강화와 턴 오프 시간의 상관관계
Fig. 6 The trade-off relation between the forward voltage drop and turn-off time

SINFET의 두점을 잇는 직선을 기준으로 하여 기존 HSINFET 보다 제안된 HSINFET의 순방향 전압 강하-턴 오프 시간의 상관관계가 더욱 원점에 가까워짐을 알 수 있으며, 이것은 기존의 HSINFET에 비해 상관관계가 개선되었음을 의미한다. 그러므로 제안된 HSINFET소자는 빠른 턴 오프 특성을 유지하면서 순방향 전류 밀도가 급격히 증가함으로써 기존의 스위칭 속도와 비교하여 가장 좋은 상관관계 특성을 보인다. 또한 제안된 소자의 경우 트랜치의 깊이를 조절함으로써 주입되는 정공의 양을 조절할 수 있으므로 이러한 순방향 전압 강하와 턴오프 시간간의 상관관계를 조절할 수 있다.

5. 결 론

트렌치 구조를 갖는 새로운 HSINFET을 제안하고 구조 및 소자의 특성을 2-D 시뮬레이션을 통해 검증하였다. 제안된 소자는 아노드 영역을 트렌치하여 쇼트키 접합은 트랜치의 측벽에, p-n접합은 트랜치의 표면측벽과 바닥에 형성시킨 구조를 가진다. 제안된 소자의 동작특성을 반도체 소자 시뮬레이터인 MEDICI를 이용하여 기존의 SINFET, HSINFET, LIGBT등과 비교 분석하였다.

트렌치 아노드 전극구조를 갖는 제안된 HSINFET은 100 A/cm²의 순방향 전도 전류밀도를 기준으로 하여 기존의 HSINFET의 순방향 전압 강하 1.65 V에 비해 0.4 V 향상된 1.25 V의 순방향 전압 강하 특성을 보인다. 이러한 순방향 전압 강하의 감소는 증가된 아노드의 p'영역에 의해 주입되는 소수 캐리어가 늘어나고 이로 인해 드리프트 영역에서의 저항 성분이 감소하기 때문이다. 트렌치의 깊이에 따른 소자의 순방향 특성의 변화를 시뮬레이션을 통해 검증하였으며, 트렌치의 깊이가 매우 깊은 경우 바닥면과 매물 산화막 사이의 간격이 좁아짐으로 인해 이 영역에서의 직렬 저항 성분이 증가하므로 순방향 전류 밀도가 감소한다. 제안된 HSINFET의 턴 오프 시간은 70 ns로서 기존 HSINFET소자의 턴 오프 시간 30 ns에 비해 스위칭 속도가 다소 감소하는 경향이 있으나, 트렌치의 측벽에 위치한 쇼트키 접합면으로 정공이 도전될 수 있는 경로가 형성되므로 LIGBT의 2 μs에 비해 훨씬 빠른 스위칭 속도 특성을 가진다.

따라서 제안된 소자는 기존의 HSINFET에 비해 높은 전류 제어 용량과 낮은 순방향 전압강하 특성을 보이면서도 빠른 동작 속도 특성을 유지하며 LIGBT보다 높은 latchup 전류 밀도를 갖는다. 그러므로 제안된 소자는 LIGBT, SINFET, 기존의 HSINFET등과 비교하여 가장 개선된 순방향 전압 강하-턴 오프 시간의 상관관계를 가지며 중간정도의 전류밀도와 스위칭 속도를 필요로 하는 전력용 집적회로(HVIC)에의 응용에 가장 적합한 동작특성을 갖는다.

참 고 문 헌

[1] Deva N. Pattanayak, A. L. Robinson, T. Paul Chow, Michael S. Adler, B. Jayant Baliga, Eric J. Wildi, "n-Channel Lateral Insulated Gate Transistors: Part I-Steady state characteristics," IEEE Trans. Electron Devices, vol. ED-33, no. 12, p. 1956, 1986.
 [2] Andrew. L. Robinson, Deva N. Pattanayak, Michael S. Adler, B. Jayant Baliga, Eric J. Wildi, "Lateral Insulated gate transistors with Improved latching characteristics,"

IEEE Electron Device Letters, vol. EDL-7, no. 2, p. 61, 1986.
 [3] Johnny K. O. Sim, C. Andre T. Salama, and L. Z. Hou, "The SINFET-A Schottky injection MOS-Gated Power Transistor," IEEE Trans. Electron Devices, vol. ED-33, no. 12, Dec 1986.
 [4] Johnny K. O. Sin, C. and Andre T. Salama, "High voltage characteristics of resurfed Schottky injection FETs," Solide State Electronics, vol. 32, no. 4, pp. 317-322 1989.
 [5] Johnny K. O. Sin, C. Andre T. Salama, and L. Z. Hou, "Analysis and characterization of the hybrid Schottky injection field effect transistor," in IEDM Tech. Dig., pp. 222-225, 1986.
 [6] Han-Soo Kim, Seong-Dong Kim, Yearn-Ik Choi, and Min-Koo Han, "A low-loss Schottky rectifier utilizing the trench sidewall as Schottky contact," to be published in Japanese Journal of Applied Physics, 1995
 [7] Amemiya, and Y. Mizushima, "Bipolar-mode Schottky contact and applications to high-speed diodes," IEEE Trans. Electron Devices, vol. Ed-31, pp. 35-42, 1984.
 [8] Han-Soo Kim, Jae-Hyung Kim, Byeong-Hoon Lee, Min-Koo Han, Seung-Youp Han, Yearn-Ik Choi, Sang-Koo Chung, "The modified HSINFET using the trenched JBS injector", Proc. ISPSD, pp. 247-251, 1995

저 자 소 개



김재형 (金載亨)

1971년 8월 31일생. 1994년 서울대 공대 전 기공학과 졸업. 1994년 동 대학원 입학, 현재 동 대학원 석사과정. 주관심분야 : 전력용반도체, SOI 소자



김한수 (金翰秀)

1965년 3월 9일생. 1988년 서울대 공대 전기 공학과 졸업. 1990년 동 대학원 전기공학과 졸업(석사). 현재 서울대 대학원 전기공학과 박사과정



한민구 (韓民九)

1948년 7월 21일생. 1971년 서울대 공대 전 기공학과 졸업. 1979년 미국 Johns Hopkins Univ. 졸업(공박). 1979년 미국 뉴욕 주립대 조교수. 현재 서울대 공대 전기공학과 교수



최연익 (崔然益)

1953년 11월 23일생. 1976년 서울대 공대 전 자공학과 졸업. 1981년 한국과학기술원 졸업(공박). 1982년 UC Berkeley 전기 및 전산공 학과 Research Associate. 현재 아주대 공대 전자공학과 교수. 당학회 편집위원. 주관

심분야 : 전력반도체소자, TFT.