

논문 96-5-6-04

## 압저항형 압력센서를 위한 BiCMOS 신호처리회로의 설계

李甫那\*, 李文基\*\*

Design of BiCMOS Signal Conditioning Circuitry for  
Piezoresistive Pressure Sensor

Bo Na Lee\*, Moon Key Lee\*\*

## 요약

본 논문에서는 압저항형 압력센서를 위한 신호처리회로를 설계하였다. 신호처리회로는 압저항형 압력센서를 구동하기 위한 기준전압 회로와 미소한 센서 신호의 증폭을 위한 인스트루먼트 증폭기로 구성이 되어 있다. 신호처리회로는 단일 폴리 이중 메탈(single poly double metal)  $1.5 \mu\text{m}$  BiCMOS 공정 파라미터를 이용하여 HSPICE로 시뮬레이션 하였다. 시뮬레이션 결과, 벤드갭 기준전압회로의 온도 계수는  $0 - 70^\circ\text{C}$ 의 범위에서  $21 \text{ ppm}/^\circ\text{C}$ 였고 PSRR은  $80 \text{ dB}$ 였다. BiCMOS 증폭기의 이득, 읍셋, CMRR, CMR, PSRR, 특성은 CMOS나 바이폴라보다 우수 하였고 전력소비 및 잡음전압 특성은 CMOS가 우수 하였다. 설계한 신호처리회로는 읍셋이 적고 입력 임피던스가 높으며 CMRR 특성이 우수하기 때문에 센서 및 계측용 신호처리회로로서 사용하기에 적합하다.

## Abstract

In this paper, we have designed signal conditioning circuitry for piezoresistive pressure sensor. Signal conditioning circuitry consists of voltage reference circuit for sensor driving voltage and instrument amplifier for sensor signal amplification. Signal conditioning circuitry is simulated using HSPICE in a single poly double metal  $1.5\mu\text{m}$  BiCMOS technology. Simulation results of band-gap reference circuit showed that temperature coefficient of  $21 \text{ ppm}/^\circ\text{C}$  at the temperature range of  $0 - 70^\circ\text{C}$  and PSRR of  $80 \text{ dB}$ . Simulation results of BiCMOS amplifier showed that dc voltage gain, offset voltage, CMRR, CMR and PSRR are outperformed to CMOS and Bipolar, but power dissipation and noise voltage were more improved in CMOS than BiCMOS and Bipolar. Designed signal conditioning circuitry showed high input impedance, low offset and good CMRR, therefore, it is possible to apply sensor and instrument signal conditioning circuitry.

## 1. 서론

\*전자부품종합기술연구소  
(Korea Electronics Technology Institute)  
\*\*연세대학교 전자공학과  
(Dept. of Electronics, Yon Sei Univ.)  
<접수일자 : 1996년 8월 2일>

반도체 공정기술 및 VLSI기술의 급속한 발전으로 마이크로컴퓨터가 저가격화됨에 따라 시스템은 점점 고성능화 및 지능화가 요구되고 있으며 이러한 요구에 부응하기 위해서 센서는 모든 산업 자동화 분야에서 마이크로컴퓨터와 접속되어 자동차 엔진 제어 시스템,

가전기기, 의료용 기기, 공업 계측용 기기등 첨단 기기에서 그 중요도가 점점 높아지고 있다. 최근에는 표준 집적회로로 공정기술과 실리콘의 에칭속도의 이방성이나 불순물 농도차이 등을 이용하여 웨이퍼 상에 구멍이나, 홈, 피라미드형과 같은 여러가지 형상의 기계소자를 조립하는 미세가공 기술(micromachining technology)의 조합으로 센서와 신호처리회로가 일체화되어 더욱 소형화되고 복합화된 다기능의 실리콘 센서가 힘, 압력, 가속도 센서 등에 이용되고 있다[1]-[8].

센서 자체에서 발생하는 전기 신호는 미약하고 비선형적인 정보가 많기 때문에 신호의 전송 또는 마이크로컴퓨터가 처리할 수 있는 전기 레벨로 변환하기 위한 신호처리회로를 내부에 포함하여 외부 잡음에 의한 영향을 줄이고 정확도를 향상시킬 수 있다[5]-[8].

1979년 J. M. Borkey 등이 바이폴라 트랜지스터를 이용하여 의료용에 이용할 목적으로 신호처리회로를 갖는 집적화된 압력센서를 처음 개발하였고[7], 1985년 H. Tanigawa 등에 의해 MOS를 이용한 집적화된 압력감지기가 개발되었다[8].

CMOS 회로인 경우는 옵셋 전압이 크고 바이폴라 회로인 경우는 입력 임피던스가 낮아 센서용 신호처리회로로 사용하기에 부적합하다. 그러므로 본 논문에서는 신호처리 회로의 특성을 향상 시키기 위하여 BiCMOS를 이용하여 신호처리회로를 설계하였다. 바이폴라 공정을 이용함으로서 트랜스컨덕턴스 및 이득을 높히고 노이즈를 감소시키며 MOS회로를 이용함으로서 입력 임피던스가 높아지고 입력 바이어스 전류가 감소되도록 하였다[9][10].

## II. 신호처리회로의 설계

본 논문에서 구현한 신호처리회로는 기준전압 회로 및 인스트루먼트 증폭기로 구성되어져 있다. 센서의 공급전원으로 사용하기 위한 기준전압회로는 밴드캡 기준전압 회로를 이용하여 온도에 따른 변화 및 공급전압에 따른 변화를 억제 되도록 하였다. 계측이나 센서 신호에 사용되는 증폭기의 특성은 큰 공통신호가 존재하더라도  $\mu V$  정도의 아주 미세한 차동신호까지 증폭할 수 있어야 하므로 동상신호 제거비(Common Mode Rejection Ratio: CMRR)가 높아야하며 공통신호 입력 전압 범위(Common Mode input Range : CMR)는 접지 이하를 포함해야한다. 또한 회로는 간

단하고 트리밍 저항등이 없어야 한다[11][12][13]. 이러한 조건을 만족 시키기 위하여 본 논문에서는 인스트루먼트 증폭기를 설계 하였다. 이 증폭기는 높은 차동입력 임피던스와 동상신호 제거 및 개방루프 상태에서 동작한다. 또한 입력 임피던스가 높고 출력 임피던스가 낮으며 잡음 및 옵셋이 작아 센서 신호의 증폭에 유리하다.

### 1) BiCMOS 밴드캡 기준전압 회로

본 논문에서는 연산 증폭기를 이용하지 않고 일치된 전류원(matched current source)을 이용하여 그림 1과 같이 간소한 기준전압 회로를 설계 하였다.




그림 1. BiCMOS 기준전압회로

Fig. 1. BiCMOS voltage reference circuit

M<sub>1</sub>, M<sub>2</sub>, Q<sub>1</sub>, Q<sub>2</sub>, R<sub>1</sub>은 자기 바이어스 회로로서 온도에 비례하는 전류원이다. M<sub>3</sub>, M<sub>4</sub>, M<sub>5</sub>, M<sub>6</sub>은 전류원의 공급전압에 대한 의존성을 향상 시키기 위한 전류원이다. Q<sub>1</sub>과 Q<sub>2</sub>의 면적비는 1:4로서 에미터 면적비에 의해서 저항값이 달라지게 된다. 회로의 온도 특성을 설명하기 위하여 베이스-에미터 전압을 수식으로 표현하면 (1)식과 같다[12].

$$V_{BE} = V_T l_n (I_1 / I_{s1}) + V_T l_n \left( \frac{1}{(1+1/\beta_1)} + \frac{\gamma b_1}{\alpha \beta_1} \right) \quad (1)$$

$V_T$  : thermal 등가전압     $I_1$  : Q<sub>1</sub>의 에미터 전류

$I_{s1}$  : Q<sub>1</sub>의 포화전류     $\alpha$  : 온도에 무관한 상수

$\gamma_b$  : Q<sub>2</sub>의 실효 베이스 직렬 저항     $\beta_1$  : Q<sub>1</sub>의 이득

두번째와 세번째 항을 무시하면 포화전류  $I_s$ 는 (2)식2으로 주어진다[12].

$$I_s = \frac{qA n_i^2 D_n}{Q_B} = B n_i^2 D_n = B n_i^2 T \mu_n \quad (2)$$

$q$  : 전하량

$A$  : 에미터-베이스 접합 면적

$n_i$  : 진성 소수 캐리어 농도

$Q_B$  : 단위 면적당 전체 베이스 도핑

$D_n$  : 확산계수

$T$  : 온도

$\mu_n$  : 베이스의 평균 전자 이동도

$B$  : 온도에 무관한 상수

(2)식으로부터 온도에 의존하는 항은 소수 캐리어 이동도 및 진성 소수 캐리어 농도로서 (3), (4)식으로 나타낼 수 있다.

$$\mu_n(T) = CT^{-p} \quad (3)$$

$$n_i^2 = DT^3 \exp(-V_{GO}/V_T) \quad (4)$$

$D, C$  : 온도에 무관한 상수

$p$  : 도핑농도에 의존하는 상수

$V_{GO}$  : 밴드캡 전압

$I_1$ 의 온도 의존성은 (5)식으로 나타낼 수 있고 (1), (2), (3), (4)식을 (5)식에 대입하면 (6)식을 얻을 수 있다.

$$I_1 = GT^m \quad (5)$$

$$V_{BE} = V_T [(m-r)l_n T + l_n E \cdot G + \frac{V_{GO}}{V_T}] \quad (6)$$

$G, m$  : 회로 파라미터     $E, r$  : 디바이스 파라미터

(6)식으로부터 출력전압은 (7)식으로 쓸 수 있다.

$$V_{Ref}(T) = V_{GO} + V_T(r-m) + f(T) \quad (7)$$

$$f(T) = V_G(T) - V_{GO} + \frac{T}{T_o} [V_{GO} - V_G(T)] + (r-m) \cdot \frac{k}{q} \cdot [(T-T_o)l_n(\frac{T}{T_o})]$$

$k$  : 볼쓰만 상수     $T_o$  : 임의의 온도

이식을  $T_o$  온도에서 미분하면 (8)식과 같다.

$$\begin{aligned} & \left| \frac{\partial V_{Ref}}{\partial T} \right|_{T=T_o} \\ &= \frac{1}{T} [V_T(r-m)(1+l_n \frac{T_o}{T})] - \frac{V_T}{T}(r-m) \end{aligned} \quad (8)$$

이로부터 설계한 회로의 출력전압은 (9)식으로 나타낼 수 있다.

$$V_{Ref} = V_{BE} + \frac{R_2}{R_1} V_T l_n(\frac{I_2}{I_1}) \quad (9)$$

(9)식으로부터 기준전압회로 출력의 온도계수는 (10)식과 같이 첫째항의 베이스-에미터 전압의 온도계수와 두번째 항의 합으로 표시된다. 여기서  $R_1$ 과  $R_2$ 는 동일한 공정으로 형성되므로 온도계수가 같다고 가정하고  $V_{BE}$ 의 온도계수는 (11)식으로 표현된다.

$$TCV_{Ref} = \frac{dV_{Ref}}{dT} = \frac{dV_{BE}}{dT} + \frac{R_2}{R_1} \cdot \frac{k}{q} \cdot l_n(\frac{I_2}{I_1}) \quad (10)$$

$$\frac{dV_{BE}}{dT} = -[\frac{V_{GO} - V_{BE}}{T}] + 3 \frac{k}{q} \quad (11)$$

기준전압  $V_{Ref}$ 의 온도계수가  $T=300$  °K에서 영이 되기 위해서  $V_{BE}$ 의 온도계수는 식 (9)의 두번째 항의 온도계수와 같아야 하므로 식(12)로 표현되고 이 식의 양변을  $V_T$ 로 나누면 식 (13)과 같다.

$$\frac{R_2}{R_1} \frac{k}{q} l_n(\frac{I_2}{I_1}) = -\frac{V_{GO} - V_{BE}}{T} + 3 \frac{k}{q} \quad (12)$$

$$\frac{R_2}{R_1} l_n(\frac{I_2}{I_1}) = -\frac{V_{GO} - V_{BE}}{V_T} + 3 \quad (13)$$

$T=300$  °K에서  $V_{GO}=1.283V$ ,  $V_T=25.9mV$ ,  $V_{BE}=0.65V$ ,  $I_2/I_1=4$ 를 (13)식에 대입하면  $R_1=12k\Omega$ ,  $R_2=210k\Omega$ 의 값이 구해지며 이때  $V_{Ref}$ 의 온도계수는 이론적으로 거의 0에 가까운 값이 된다.  $R_1$  저항의 값이  $10k\Omega$  이하가 되면 온도에 따라 일정한 출력력을 갖는 출력 전압의 범위가 줄어 들기 때문에  $12k\Omega$ 으로 정하였다.

밴드캡 전압은 (14)식과 같이 압력센서의 구동전원 ( $V_{sen}$ )으로 사용하기 위하여  $(1+R_t/R_i)$ 의 이득으로 비반전 증폭되며 온도에 관해 미분한 (15)식으로부터 기준전압 회로의 출력  $V_{Ref}$ 는 온도에 무관하다. 그러나 온도 보상을 위하여 (14)식의  $R_t$ 는 온도계수가 약

4200 ppm/°C인 알루미늄 박막저항,  $R_i$ 는 압력센서의 감지저항과 동일한 도핑농도( $200\Omega/\square$ )로 형성된다고 가정하면 기준전압 회로의 증폭전압은 양의 온도계수를 갖게된다. 그러므로 부의 특성을 갖는 저항 계수(면저항  $R_s=200\Omega/\square$ 일 때의 값은 기준)의 온도계수와 상쇄되어 온도에 무관한 출력력을 갖게 된다.

$$V_{sen} = V_{Ref} \left( 1 + \frac{R_t}{R_i} \right) \quad (14)$$

$R_i$ ,  $R_t$  : 비반전 연산 증폭기의 이득조절 저항

$$\frac{1}{V_{sen}} \cdot \frac{\partial V_{sen}}{\partial T} = \frac{1}{V_{Ref}} \frac{\partial V_{Ref}}{\partial T} - \frac{R_t \cdot R_i}{R_t + R_i} \cdot \frac{\partial R_t}{\partial T} \quad (15)$$

## 2) BiCMOS 연산 증폭기




그림 2. BiCMOS 연산 증폭기 회로

Fig. 2. BiCMOS operational amplifier

인스트루먼트 증폭기에 사용하기 위하여 먼저 연산 증폭기를 설계하였다. 그림 2는 설계한 BiCMOS 증폭기의 회로도이다. M9, M10은 PMOS 입력단으로 소스가 묶여있으므로 입력임피던스가 높고, 바이폴라에 비해 슬루 레이트(slew rate)를 향상 시켜 주지만 플리커 잡음(flicker noise)을 줄여주기 위해서 입력단의 채널 길이를 크게 해야하는 단점이 있다. 또한 PMOS 입력단은 문턱전압( $V_{th}$ )의 히스테리시스를 줄여준다. 입력단은 바이폴라 전류원 Q6, Q7로 구동되며 Q8은 Q6과 Q7의 컬렉터 전류 차를 줄여주기 위해 사

용 되었고 애미터 저항 R4와 R5는 Q6, Q7로 인한 열적 잡음(thermal noise)을 감소시켜 준다. R4와 R5의 값을 계속 증가시키면 Q7이 포화되므로 바이어스 조건을 만족 하면서 Q7의 실효 트랜스 컨덕턴스가 감소




그림 3. BiCMOS 증폭기의 등가회로

(a) 첫번째단 (b) 두번째단 (c) 출력단

Fig. 3. Equivalent circuit for BiCMOS amplifier  
(a) 1st stage (b) 2nd stage (c) emitter follower stage

되도록 저항 값을 선택해야 한다. 두번째 이득단은 NPN 바이폴라 트랜지스터를 사용함으로서 밴드폭이 넓고 높은 dc 이득을 얻을 수 있다. Q9와 Q10은 달링톤 에미터 풀로워로서 두번째 이득단의 입력 임피던스가 첫번째단의 출력 임피던스보다 훨씬 작으므로 이를 완화시키기 위해서 사용 되었다. 설계한 회로의 해석을 위하여 먼저 첫번째단의 등가 회로를 그리면 그림 3(a)와 같다. 이로부터 첫번째단의 이득은 (16)식으로 표시된다. 이식에서 소문자는 MOS, 대문자는 바이폴라의 파라미터를 나타낸다. 달링톤 에미터 풀로워단의 등가회로는 그림 3 (b)와 같고 이로부터 이득을 구하면 (18)식과 같다. 그림 3 (c)는 두번째 출력단의 등가회로이다. 이로부터 이득을 구하면 (19)식과 같다.

전체 개방루프 이득은 (16), (17), (18)식의 곱으로 표시된다. CMRR은 (19) 식으로 구할 수 있다.

$$\begin{aligned} \frac{V_{o1}}{V_{i1}} &= \frac{\frac{1}{r_{o1}} + g_{m1}}{A(\frac{1}{r_o} + \frac{1}{R\pi} + g_{m1}) + \frac{B}{R_\pi}} \\ A &= R_\pi \left( \frac{\frac{1}{r_o} + g_{m2} + \frac{1}{R_{o2}} + G_{m2}}{\left( \frac{1}{R_{o2}} + G_{m2} \right)} \right) \\ &\quad (G_{m2} + \frac{1}{R_E} + \frac{1}{R_\pi} + \frac{1}{R_{o2}}) - (\frac{1}{R_{o2}} + G_{m2}) \\ B &= \frac{\left( \frac{1}{r_{o2}} + g_{m2} + \frac{1}{R_{o2}} + G_{m2} \right)}{\left( \frac{1}{R_{o2}} + G_{m2} \right)} \end{aligned} \quad (16)$$

$$\frac{V_{o2}}{V_{i2}} = \frac{\frac{1}{r_{\pi4}}}{r_{\pi5} \left( \frac{1}{r_{\pi4}} + g_{m4} + \frac{1}{r_{\pi5}} \right) \left( g_{m5} + \frac{1}{r_{\pi5}} \right)} \quad (17)$$

$$\frac{V_{o3}}{V_{i3}} = \frac{1}{\frac{1}{r_{\pi7}} + g_{m7} + \frac{1}{R_L}} \quad (18)$$

$$CMRR = \frac{A_{dm}}{A_{cm}}$$

$$A_{dm} = G_{m2}(R_{o2} + R_E)$$

$$A_{cm} = \frac{R_\pi}{r_{o2}} - g_{m1} \quad R_\pi = R_{o1} \parallel \frac{1}{G_{m1}} \parallel r_\pi \parallel r_{\pi2} \quad (19)$$

그림 4는 BiCMOS 증폭기를 이용한 인스트루먼트 증폭기이다. 인스트루먼트 증폭기를 구성하는 방법에는 저항궤환을 이용하는 방법과 전류 궤환을 이용하는 방법이 있으며 저항 궤환을 이용하는 방법은 정확한 저항의 트리밍이 요구되고 증폭기의 출력이 영이 될 수 없으므로 공통신호 범위는 접지를 포함하지 못하는 단점이 있다. 그러므로 본 논문에서는 전류 궤환을 이용하였다. 전류원으로서 전압-전류 변환기를 이용하게 되면 공통신호 입력 범위가 감소되므로 트랜스컨덕턴스를 이용하여 간접 전류 궤환 방법을 이용 하였다. 트랜스 컨덕턴스는 PNP 입력단이므로 공통신호 입력 범위는 접지를 포함한다. 전압 이득은 (20)식으로 구해진다.

$$\frac{V_{out}}{V_{in}} = \frac{G_{m14}}{G_{m15}} \cdot \frac{R_{14} + R_{15}}{R_{15}} \quad (20)$$

동상신호 제거비는 (21)식으로 구해진다.

$$\frac{1}{CMRR} = \frac{\Delta g_m \cdot \Delta r_o}{g_m r_o} \cdot \frac{R_s}{\beta r_o} \left( \frac{\Delta R_s}{R_s} + \frac{\Delta \beta}{\beta} \right) \quad (21)$$

$g_m, r_o$ 는 각각 입력 트랜지스터의 트랜스컨덕턴스 및 출력저항이고  $\Delta g_m, \Delta r_o$ 는 트랜스컨덕턴스 및 출력 저항의 불일치 값이다. 마찬가지로  $R_s$ 는 소스 저항,  $\beta$ 는 트랜지스터의 이득이고  $\Delta R_s, \Delta \beta$ 는 이들의 차이다.




그림 4. 인스트루먼트 증폭기

Fig. 4. Instrument amplifier

### III. 시뮬레이션 및 결과고찰

그림 5는 설계 하였던 밴드캡 기준전압 회로의 공급전압 및 온도에 따른 변화를 시뮬레이션한 결과이다. 4V 까지는 공급전압의 변화에 비례하는 출력이 나




그림 5. 기준전압의 공급전압 및 온도에 따른 출력 전압변화

Fig. 5. Reference voltage variation as a function of supply voltage and temperature




그림 6. 온도에 따른 밴드캡 기준전압회로 출력의 변화량

Fig. 6. Reference voltage variation as a function of temperature

타나지만 4V 이상이되면 공급전압의 변화에도 항상

일정한 출력을 얻을 수 있다. 공급전압의 변화에 대한 출력전압의 변동율(Power Supply Rejection Ratio : PSRR)은 온도가 25°C, 공급전압이 5V ~ 15V 사이일 때 0.1 mV/V(80dB)였고 온도를 70°C까지 증가시키면 PSRR은 0.3 mV/V(70 dB)로 떨어진다. 온도계수는 상용 온도범위인 0°C ~ 70°C의 범위에서 21 ppm/°C로 나타났다. 온도 범위를 산업용 온도범위인 -55°C ~ 125°C로 증가시키면 온도계수는 67.9 ppm/°C로 커졌다.

그림 6은 온도에 따른 기준전압 출력의 변화량을 도시한 것이다. 변화량은 25°C를 중심으로 0°C 및 70°C에서 2mV였다. 온도 계수를 더욱 낮은 값으로 감소시키기 위해서는 지수함수적 방법등을 이용한 곡률 보상(curvature compensation)이 필요하다. 표 1은 시뮬레이션한 밴드캡 기준전압회로의 특성을 나타낸 것이다.

표 1. 시뮬레이션한 밴드캡 기준전압 회로의 특성

Table 1. Simulated characteristics of BiCMOS band-gap voltage reference circuit

공급전압	single 5V
전력소비	58 μW
온도계수	21 ppm/°C
PSRR	80 dB(25°C)

그림 7은 설계한 증폭기의 개방루프 이득 및 위상 특성을 시뮬레이션한 결과이다. 시뮬레이션 결과 BiCMOS 증폭기의 이득은 90 dB로서 CMOS의 이득 80 dB보다 높게 나타났는데 이는 이득을 높히기 위해서 BiCMOS 출력단에 NPN 트랜지스터를 사용했기 때문이다. 위상은 CMOS인 경우 65도 였고 BiCMOS인 경우는 84도였다. BiCMOS인 경우는 CMOS 보다 넓은 주파수 대역폭에서 일정한 위상 마진을 갖는 안정한 특성을 나타내었다. 그림 8은 0 mV ~ 5 mV까지 입력을 변화 시키면서 이득저항을 조절하여 50배로 증폭한 결과를 나타낸 것이다. BiCMOS인 경우는 이득 저항 값을 작게해도 선형출력을 얻을 수 있었으나 CMOS인 경우는 BiCMOS의 경우보다 10배 정도 저항값을 크게 해야만 선형 출력을 얻을 수 있었다. 입력 임피던스는 수백 MΩ으로서 CMOS와 BiCMOS인 경우 모두 높게 나타났지만 출력 임피던스는 BiCMOS인 경우가 훨씬 낮아 생긴 결과로 보여진다. 옵셋전압은




그림 7 (a). BiCMOS와 CMOS 증폭기의 이득 특성  
Fig. 7 (a). Gain characteristics of BiCMOS & CMOS amplifier




그림 7 (b). BiCMOS와 CMOS 증폭기의 위상 특성  
Fig. 7 (b). Phase characteristics of BiCMOS & CMOS amplifier

입력이 0V일 때 출력되는 전압으로서 그림 8로부터 BiCMOS인 경우  $25.9 \mu V$ , CMOS인 경우  $41.7 \mu V$ 였다. BiCMOS인 경우가 CMOS인 경우보다 두 배정도 옵셋이 작게 나타났다. 그림 9는 증폭기를 단일 이득으로 하여 공통신호 입력전압 범위를 시뮬레이션한 경우이

다. CMOS인 경우는  $-1V$  ~  $4.6V$ 의 범위에서만 선형성을 나타내지만 BiCMOS인 경우는 이보다 훨씬 큰  $-5V$ 에서  $5V$ 의 범위까지 선형성을 가졌다. 공통신호 입력범위는 입력 트랜지스터의 크기가 크고 출력전류가 작을수록 커지게 되므로 BiCMOS의 출력전류가 CMOS의 출력전류보다 더 작기 때문에 생긴 결과이다. 그림 10은 동상신호제거비(CMRR)를 주파수 범위에 따라 시뮬레이션한 결과이다. BiCMOS인 경우는 100 kHz까지 98 dB의 값을 가졌고 CMOS인 경우는 100 kHz까지 78 dB의 값을 가졌다. BiCMOS의 CMRR이 큰것은 식(16)으로부터 바이폴라의 트랜스 컨덕턴스가 MOS보다 훨씬 크기때문에 BiCMOS의 차동신호 이득의 증가로 CMRR이 증가한 것이다. 그림 11은 주파수에 따른 PSRR의 변화를 나타낸 것이다. 100 kHz 정도까지의 저주파 범위에서 PSRR은 BiCMOS의 경우 94 dB, CMOS의 경우 91 dB로 서로 비슷한 특성을 보였다. 그림 12는 입력잡음 및 출력잡음을 시뮬레이션한 결과이다. BiCMOS인 경우, 입력잡음 전압은  $22 nV/\sqrt{Hz}$ , 출력잡음 전압은  $24.7 nV/\sqrt{Hz}$ 로서 100kHz까지 일정한 값을갖지만 CMOS의 경우는 입력잡음 전압은  $15 nV/Hz$ 로 BiCMOS보다 작고, 출력잡음 전압은  $5.1 nV/\sqrt{Hz}$ 로서 10kHz까지 일정한 값을 가렸




그림 8. 입력이 0~5 mV이고 50배 증폭했을때 BiCMOS와 CMOS 증폭기의 출력 전압  
Fig. 8. Output voltage of BiCMOS & CMOS amplifier at the input range of 0~5 mV (amplification factor=50)




그림 9. BiCMOS와 CMOS 증폭기의 공통신호 입력범위  
Fig. 9. Common mode range of BiCMOS & CMOS amplifier




그림 11. BiCMOS와 CMOS 증폭기의 전력 제거비  
Fig. 11. PSRR of BiCMOS & CMOS amplifier




그림 10. BiCMOS와 CMOS 증폭기의 동상신호 제거비(CMRR)  
Fig. 10. CMRR of BiCMOS & CMOS amplifier




그림 12 (a). CMOS 증폭기의 입력 및 출력잡음  
Fig. 12 (a). Input noise and output noise of CMOS amplifier

다. BiCMOS인 경우는 입력 잡음을 감소 시키기 위해서 PMOS를 사용 하였지만 출력단은 NPN 트랜지스터를 사용했기 때문에 출력 잡음 전압이 CMOS에

비해 높게 나타난 것으로 보여진다. 대역폭은 BiCMOS인 경우가 더 넓었다. 표 2는 시뮬레이션한 증폭기의 특성을 정리한 것이다. 전력소비 및 잡음전압을 제외한 나머지 특성은 BiCMOS의 경우가 CMOS보다 우수한 특성을 나타냄을 알 수 있다.




그림 12 (b). BiCMOS 증폭기의 입력 및 출력잡음  
Fig. 12 (b). Input noise and output noise of BiCMOS amplifier

표 2. 시뮬레이션한 BiCMOS와 CMOS 증폭기 특성비교  
Table 2. Simulated characteristics of BiCMOS & CMOS operational amplifier

	BiCMOS	CMOS
개방루프 이득(dB)	90	80
Phase margin(°)	84	65
V <sub>offset</sub> ( $\mu$ V)	25.9	41.7
CMR(Volt)	-5~5	-1~4.6
CMRR(dB)	98	78
PSRR(dB)	94	91
Slew rate(V/ $\mu$ s)	8.77	0.73
단일 이득 주파수( $M$ Hz)	5.2	6.3
전력소비( $mW$ )	3.695	1.187
입력 잡음전압( $nV/\sqrt{Hz}$ )	22	15
입력 잡음전압( $nV/\sqrt{Hz}$ )	24.7	5.1
출력 저항(k $\Omega$ )	7.5	249

#### IV. 결 론

전체 신호처리회로는 아날로그 전압 출력을 갖도록 설계하여  $1.5 \mu m$  BiCMOS 공정 파라미터를 이용하여 HSPICE로 시뮬레이션 하였다.

신호처리회로는 외부소자를 없애고 차동 증폭기의 옵셋을 줄여주어 미세신호까지 증폭이 가능하도록 하

였다. 센서의 공급전원은 밴드캡 기준전압 회로를 이용하였고 온도 보상을 위하여 외부 저항을 이용하지 않고 박막 저항을 이용하여 압저항 계수의 부의 온도 계수와 상쇄 되도록 하였다.

BiCMOS 공정을 이용함으로서 증폭기의 이득 및 공통신호 입력범위(CMR), 동상신호 제거비(CMRR), 입력 임피던스, 옵셋 전압, 전력 제거비(PSRR), 주파수 특성등이 향상 되도록 하였다.

BiCMOS로 설계한 밴드캡 기준전압 회로의 공급전압 및 온도에 따른 변화를 시뮬레이션한 결과 공급전압의 변화에 대한 출력전압의 변동율(PSRR)은 바이폴라의 경우보다 2배정도 향상된 특성을 얻을 수 있었고 온도계수는 5배정도 향상된 특성을 얻을 수 있었다.

BiCMOS 증폭기를 시뮬레이션하여 바이폴라 및 CMOS로 설계한 증폭기와 비교한 결과 이득, 옵셋전압, 공통신호 입력, 동상신호제거비(CMRR), PSRR 특성은 BiCMOS 증폭기가 바이폴라와 CMOS 증폭기 보다 향상된 특성을 얻을 수 있었고 입력 잡음 및 출력 잡음과 전력소비 특성은 CMOS인 경우가 가장 우수한 특성을 나타 내었다.

본 논문에서 구현한 신호처리회로를 BiCMOS 공정을 이용하여 압력센서와 함께 칩으로 제작한다면, 자동차 엔진의 MAP 센서, 브레이크압 및 오일압 제어, 의료용 혈압계, 계측용 공압 및 액위 측정, 케이블 압 측정 등 압력 센서를 필요로하는 여러 분야에 응용 할 수 있으리라 기대된다.

#### 참 고 문 현

- [1] “산업기계 자동화를 위한 압력 감지기 개발”, 최종 보고서, 한국과학재단, 10월 1992.
- [2] E. Bassous, “Fabrication of Novel Three Dimensional Microstructures by the Anisotropic etching of (100) and (110) Si,” IEEE Trans. on Electron Devices Vol. ED-29, No. 1, pp. 42~48, 1982.
- [3] E. Bassous and E. F Baran, “Nozzles by the Anisotropic Etching of (100) Si,” J. of Electrochemical Soc. ED-25, No. 8, pp. 1321~1327, 1978.
- [4] W. P. Mason and R. N. Thurston, “Use of Piezoresistive Materials in the Measurement

- of Displacement, Force, and Torque," J. of the Acou. soc. of Amercia Vol. 29, No. 10, pp. 1096-1101, 1957.
- [5] W. G. Wolber, K. D. Wise, "Sensor Development in the Microcomputer age," IEEE Trans. on Electron Devices, Vol. ED-26, No. 12, pp. 1864-1874, 1979.
- [6] P. W. Barth, "Silicon Sensors meet Integrated Circuits," IEEE Spectrum, pp. 32-37, 1980.
- [7] J. M. Borkey and K. D. Wise, "Integrated Signal Conditioning for Pressure Sensor," IEEE Trans. on Electron Devices, Vol. ED-26, pp. 1906-1910, 1979.
- [8] H. Tanigawa, T. Ishihara, M. Hirata and K. Suzuki, "MOS Integrated Silicon Pressure Sensor," IEEE Trans. on Electron Devices Vol. ED-32, No. 7, pp. 1191-1195. 1985.
- [9] A. N. Karanicolas, K. O. Kenneth, John Y. A. Wang, H. S. Lee and R. L. Reif, "A High-Frequency Fully Differential BiCMOS Operational Amplifier," IEEE J. of Solid-State Circuits, Vol. 26, No. 3, 1991.
- [10] A. R. Alvarez, BiCMOS Technology & Applications, Kluwer Academic Publishers, 1993.
- [11] A. B. Grebene, Bipolar and MOS Analog Integrated Circuit Design, John Wiley & Sons, 1984.
- [12] Gray Mayer, Analysis and Design of Analog Integrated Circuits, Wiley & Sons, 1984.
- [13] Soclof, Analog Integrated Circuits, Prentice-Hall, Inc., 1985.

---

 著者紹介
 

---

## 이보나

『센서학회지 제5권 2호』 논문 96-5-2-01, p. 1 참조  
 현재 전자부품종합기술 연구소 마이크로머신센터  
 선임연구원

## 이문기

『센서학회지 제5권 2호』 논문 96-5-2-01, p. 1 참조  
 현재 연세대학교 전자공학과 교수