

論文95-32A-1-1

Spread Spectrum 방식을 이용한 무선 LAN MODEM의 구현

(On the Implementation of Spread Spectrum MODEM for Wireless LAN)

沈福泰*, 朴種賢**, 李興植*, 金濟佑***, 金官玉*

(Bok Tae Shim, Jong Hyeon Park, Heung Jik Lee, Je Woo Kim and
Kwan Ok Kim)

요약

본 논문에서는 최근 활발하게 개발이 진행되고 있는 Direct Sequence Spread Spectrum(DS/SS) 방법을 이용한 무선 LAN MODEM의 사양과 이를 효과적으로 구현하기 위한 여러 알고리즘과 Hardware의 구조에 대하여 논한다. 특히 Baseband 신호처리를 모두 Digital 방식으로 처리하여 ASIC화가 용이하고 단일 Chip화 할 수 있게 하였다. 이를 위해서 DQPSK 변복조기, Digital Matched Filter를 이용한 역회신기, Digital Timing 추출기, 효율적인 Carrier Sensor등의 구조를 제안, 구현하였으며, 아울러 이의 성능 검증과 Hardware 구현시 필요한 Parameter들의 추출을 위해 Software Simulation을 행하였으며, 그 결과도 아울러 제시하였다. 또한, 실제로 ASIC으로 제작한 결과를 함께 보였다.

Abstract

In this paper, a specification for wireless LAN MODEM using direct sequence spread spectrum (DS/SS) technique is presented. Some algorithms and hardware architectures for an efficient implementation of the DS/SS MODEM are suggested. In the method, all baseband signal processing are done digitally for single chip implementation. Schemes of DQPSK baseband modulation/demodulation, despreading with digital matched filter, digital timing recovery, and efficient carrier sensing are among the discussed algorithms. We also performed various kinds of simulations to evaluate the system performance and to extract parameters for hardware implementation. In addition, the pictorial view of ASIC of the SS MODEM is also shown.

* 正會員, 三星電子(株) 技術總括 ASIC 센터
(ASIC Center, Corp. Technical Operations, Samsung Elec., co. LTD)

** 正會員, 三星電子(株) 產業電子事業部 無線通信그룹
(Wireless Comm. R&D Group, Advanced Elec.

Systems Div., Samsung Elec. Co. LTD.)

*** 正會員, 水源大學校 情報通信工學科
(Dept. of Information Systems and Telecomm.
Eng., Suwon Univ.)
接受日字 : 1994年 3月 2日

I. 서 론

최근의 급속한 컴퓨터의 보급과 함께 각 컴퓨터를 네트워크로 연결하여 조직내의 다양한 정보를 공유하기 위한 LAN(Local Area Network)의 보급도 급속하게 이루어지고 있다. 특히 기존의 중대형 컴퓨터나 Work Station간의 LAN 뿐만 아니라 일반 사무 환경에서 사용되는 개인용 컴퓨터를 LAN으로 연결하여 사용하는 경우가 증가하고 있다. 통상의 LAN 시스템은 동축 케이블이나 광 케이블을 사용하는 유선 LAN으로서 각 컴퓨터간의 배선을 필요로 한다. 이러한 배선은 초기 설치 및 유지에 많은 비용과 노력이 소요되며, 네트워크의 구조 변경을 매우 어렵게 한다. 또한 네트워크 장애의 70 % 이상이 배선 불량에서 발생한다고 한다. 이러한 유선 LAN의 불편한 점은 특히 개인용 컴퓨터 및 휴대형 정보기기를 LAN으로 연결하여 사용하고자 할 때 더욱 부각된다. 이러한 난점을 극복하기 위하여 기존 LAN의 상위 계층 구조는 그대로 유지하면서 전송부 만을 무선회한 무선 LAN 시스템의 개발이 활발하게 이루어지고 있다.^[1,2,3,8]

무선 LAN은 데이터 전송을 무선회 함으로써 앞에서 언급한 유선 LAN에 비해 전송부에 소요되는 Hardware가 복잡하게 되어 초기 설치 비용이 많이 소요되고 전송 속도에서도 유선 LAN에 비해 떨어지는 단점이 있으나 네트워크의 유지비용이 저렴하며 네트워크 구축이 용이하고 또한 운영환경을 유연하게 변경할 수 있어 특히 휴대형 정보 단말 기기들의 네트워킹이 매우 편리한 장점을 갖는다.

무선 LAN의 개발에 있어서 가장 중요한 점은 가능한 저렴한 비용으로 효율적인 무선 전송부를 구현하는 것이라고 할 수 있다. 기존의 무선 LAN 시스템에서 사용하는 무선 전송 방식은 크게 적외선과 전파를 이용하는 방식으로 대별할 수 있다. 적외선 전송 방식은 적외선을 일정한 데이터 변조 방식으로 변조하여 데이터를 전송하는 방식으로 전파와는 달리 특별히 대역 사용 허가를 받을 필요가 없고 비교적 고속 전송이 가능하지만 네트워크의 각 노드들이 가시선 (Line of Sight) 상에 있어야만 전송이 가능한 단점을 갖는다. INFRALAN이 대표적인 적외선 방식의 LAN이다.^[2] 이에 대해 전파를 사용하는 무선 LAN은 다시 협대역 Microwave 방식과 Spread Spectrum을 이용한 방식으로 나눌 수 있다. 협대역 Microwave LAN은 통상 수십 GHz 대의 Microwave를 사용하여 전송하는데 현재 개발된 가장 빠른 무선 LAN 시스템인 Motorola의 Altair 시스템은 18 GHz 대역에서 이 방식을 채택하고 있다.^[8] 이 방식에서는 통상 FSK

변조 방식을 사용하여 전파 전달 거리는 적외선 방식과 Spread Spectrum 방식의 중간 정도에 해당한다. 마지막으로 Spread Spectrum 방식의 무선 LAN은 데이터 대역폭에 비해 훨씬 큰 주파수 대역을 사용하여 전송을 하게 되며 이를 위해 의사 잡음 부호 (Pseudo Noise Code)를 이용하여 데이터를 변조한다. 따라서 전송 과정에서 보안성이 높아지고 사용 대역에서의 신호 전력 밀도가 작아 타 통신 시스템에 대한 영향도 최소화 할 수 있다. NCR의 WaveLan은 DS/SS(Direct-Sequence/ Spread Spectrum) 방식을 사용하여 2M bps의 성능을 구현하고 있다.^[3] 또한 이와는 달리 Motorola, Apple, Plessey 등에서 주파수 도약 Frequency Hopping) SS 방식을 이용한 무선 LAN을 제안하고 있다.^[9] 이상의 각 방식들은 나름 대로의 장단점을 갖고 있으며 여러 회사들에 의해 그 상업적 구현이 이루어지고 있다.

본 논문에서는 SS 통신 방식 중 DS/SS 방식을 이용한 무선 LAN 전송부의 구현에 대하여 다루고자 한다. 앞서 언급한 바와 같이 SS 전송방식에서는 확산에 의하여 신호 전력이 넓은 대역에 확산되므로 신호 전력 밀도가 매우 낮게 된다. 따라서 일정한 신호 레벨에 대한 제한 규칙만 준수하면 누구나 전파 사용 허가를 받지 않고 사용할 수 있는 대역이 SS 통신 방식을 위하여 FCC에 의하여 할당되어 있는데 이를 ISM 밴드 (Industrial Scientific and Medical Band)라 한다. 현재 902 - 928 MHz, 2400 - 2483.5 MHz 및 5725 - 5850 MHz 대역이 ISM 밴드로 할당되어 있으며 대부분의 상업용 SS 통신 제품은 ISM 밴드를 사용하고 있다. 본 논문에서는 WaveLan과 마찬가지로 900 MHz 밴드를 사용하는 시스템을 중심으로 하여 서술하였다.

먼저 제 2 장에서는 SS 통신방식에 대해서 간략히 설명하고, 무선 LAN 시스템 설계시의 일반적 요구 사항 및 SS 무선 LAN 전송부의 제반 사양 및 이에 대한 이론적인 설명을 하였다. 제 3장에서는 2 장에서 제시한 SS 무선 전송부를 구현하기 위한 SS 송신부 및 수신부의 구조를 제시하였다. RF 부를 제외한 모든 송수신부 회로는 모두 CMOS 디지털 회로로 구성하여 One Chip으로 제작 가능하도록 하였다. 또한, 이상의 송수신부를 One Chip ASIC으로 제작한 결과를 소개한다. 제 4 장에서는 3 장의 Hardware 구조와 일치하는 S/W Model을 제작하여 AWGN(Additive White Gaussian Noise) Channel 상황에서 송수신 시스템의 성능 평가를 위한 Simulation을 수행한 결과를 보였다. 특히 수신부에서 A/D 변환 Bit Resolution 등과 같은 설계 변수들을 Simulation

Parameter로 사용하여 Simulation을 수행하여 그 결과를 H/W 설계에 반영할 수 있도록 하였다. 마지막으로 제5장에서는 결론 및 응용 방향 등에 관하여 기술한다.

II. SS 전송방식과 SS 무선 LAN

1. SS 전송 방식

SS 전송방식은 데이터 신호를 전송에 필요한 대역폭에 비해 매우 큰 주파수 대역으로 확산하여 전송하는 방식이다. 본래 SS 전송 기술은 2차 대전 당시 적의 방해 전파 속에서도 안전한 통신을 수행하기 위하여 연구 개발된 것이나 근래에는 실내 무선 환경에서 복잡한 전파 환경 속에서 상호 간섭을 방지하기 위하여 무선 디지털 네트워크에 널리 사용되고 있다.^[4,7]

그림 1에 데이터 대역 폭을 확산하는 두 가지 기본적인 방법을 도시하였다. 직접 대역 확산(Direct Sequence) 방식은 기저 대역 데이터를 XOR Gate를 사용하여 Pseudo Noise Code(PN Code)와 결합시켜 대역 확산을 수행한다. PN Code의 한 비트를 Chip이라 하며 DS/SS에서 Chip Rate는 Data Rate에 비해 매우 높다. 따라서 XOR Gate의 출력은 Data Rate에 비해 매우 높은 Chip Rate를 갖는 신호가 된다. 이 신호는 Data 대역폭에 비해 매우 넓은 대역으로 스펙트럼이 분산된다. 이때 분산된 스펙트럼의 형태는 주파수에 대해 평탄하게 되는데 이것은 PN Code의 Random한 성질에 의한 것이다. Direct Sequence 신호는 PSK 변조기에 의해 전송 캐리어를 변조하여 전송되어 진다. 데이터를 복원하기 위하여 수신부에서는 PLL이나 Costas Loop 등을




그림 1. SS 전송 방식의 기본 원리

(a) Direct Sequence

(b) Frequency Hopping

Fig. 1. Fundamentals of SS transmissions.

사용하여 동기 복조를 수행 하여야 한다. 복조 (Carrier 복조) 된 신호는 Correlator에 의해 송신부의 PN Code 와 동일한 Code 와의 Correaltion이 구하여 진다. PN Code의 Autocorrelation 성질에 의해 송신부의 PN Code 와 수신부 PN Code의 위상이 일치하였을 때 피이크가 발생하여 이를 이용 Code 동기 및 데이터 복조를 수행한다.

반면, Frequency Hopping 방식은 데이터를 주로 FSK 변조하고 PN Code에 의하여 발생된 Random Frequency Carrier와 Mix하여 출력 스펙트럼이 광대역에 퍼지도록 하는 방식이다. 이 방식에서는 일정 순간에 신호가 차지하는 대역폭은 데이터 대역폭이지만 주파수 합성기에서 나오는 Random Frequency Carrier에 의해 대역이 빠른 속도로 변하여서 긴 시간 동안 관측하면 결과적으로 광대역이 된다는 점에서 Direct Sequence 방식과는 다르다. FCC Part 15.247에서는 900 MHZ ISM 밴드에서 최소한 50개의 Hopping 주파수를 두도록 규정하고 있다. 또한 한 주파수의 지속 시간은 0.4 초를 넘지 못하도록 되어 있다. Frequency Hopping 방식의 수신부에서는 송신부와 같은 Hopping Pattern의 캐리어를 발생시켜 복조할 수 있다.

SS 전송 방식에서 외부 간섭에 견디는 정도를 나타내는 지표로서 Processing Gain을 사용한다. PG는 대략 확산 신호 대역 폭과 데이터 대역폭의 비로 표시할 수 있다.

$$PG = 10 \cdot \log(B_s/B_d) dB. \quad (1)$$

(1)식에서 B_s 는 확산된 신호의 대역 폭이고 B_d 는 데이터 신호의 대역폭이다.

일반적으로 Processing Gain이 높으면 방해신호의 간섭에 대한 성능(Anti-Jamming)이 우수하며 동일한 출력의 신호일 경우 전력 밀도가 작아 타 시스템에 대한 간섭의 세기가 작아진다. FCC Part 15.237에서는 Direct Sequence 신호의 최소 Processing Gain이 10 dB 이상이어야 한다고 규정하고 있다.

2. SS 무선 LAN의 사양

무선 LAN의 구현에 있어서 기본 목표는 사용자가 기존의 유선 LAN과 아무런 차이를 느끼지 않도록 하면서 배선을 없애는 것이다. 이를 위해서는 기존의 LAN Protocol을 그대로 유지하는 것이 바람직하다. IEEE 802에서 정하고 있는 1-20Mbps 속도의 유선 LAN MAC Protocol 중에서 널리 보급되어 있는 것이 Token Bus Type과 CSMA/CD방식이다.

Token Bus Type은 각 노드간에 Token을 주고 받으면서 데이터 송수신의 순서를 정하는 방식이나 무선 Channel 상에서는 구현에 다소 문제가 있다.^[3] CSMA/CD(Carrier Sense Multiple Acess / Collision Detection)는 현재 가장 많이 사용되고 있는 MAC(Media Access Control) Protocol로서 데이터 전송중에 Collision이 발생하면 이를 감지하여 재 전송하도록 하는 방식이다.

그러나 무선 Channel에서는 Collision의 감지가 용이하지 않으므로 미리 Channel의 사용여부를 감시하고 있다가 사용 중이 아닐 때 전송도록 하는 CSMA/CA(Collision Avoidance)방식이 적합하리라 여겨진다.

전송 주파수 대역은 SS 전송 방식의 특성상 FCC에 의해 지정된 ISM Band를 사용한 것이 가장 바람직하다. ISM Band를 사용하면 미국내에서는 별도의 전파 사용 허가 없이 시스템을 생산 판매할 수 있다. 현재 한국에서는 무선 LAN을 위한 주파수 대역 할당 작업이 이루어지고 있는 상황이며, 일단 2.4 GHz 대역이 확정되어 있는 상태이다. 본 논문에서는 902 - 928 MHz의 ISM Band를 사용하는 SS 무선 LAN의 설계에 대하여 서술하였으나 2.4 GHz 대역에서도 대부분 수정없이 적용될 수 있다.

1 Mbps 이하의 비교적 저속의 무선 LAN은 Frequency Hopping 방식으로도 구현이 가능하지만 수 Mbps 이상의 전송 속도를 요하는 경우에는 Frequency Hopping 방식을 이용하여 무선 LAN을 구현한다는 것은 Hardware 구현상 어려움이 있으므로 수 Mbps 이상의 고속 전송이 필요한 LAN의 전송부로 사용하기 위해서는 Direct Sequence 방식이 유리하다. FCC에 의해 최소 10 dB 이상의 Processing Gain을 갖도록 규정되어 있으므로 한 심벌당 PN Chip의 개수는 10개 이상이어야 한다. 가능한 고속 전송을 구현하기 위해서는 Processing Gain을 10 dB에 균형하도록 하는 것이 좋다. 물론 10 dB 정도의 낮은 Processing Gain에서는 고의적인 방해신호 등에 대한 우수한 성능을 기대할 수는 없으나 일반적인 상용 환경에서는 고려하지 않아도 무방하다. 비교적 낮은 Processing Gain의 DS/SS를 사용하여 실내 무선 환경에서 복잡한 Equalizer를 사용하지 않고도 수 Mbps의 전송속도를 얻을 수 있다.^[3,6,7] 본 논문에서는 주기 11의 Barker Code를 사용하여 대역 확산을 행하며 따라서 Processing Gain은 10.4 dB가 된다. Barker Code는 특히 자기 상관 함수(Autocorrelation Function)가 M-sequence와 같은 특성을 보이는 좋은 Code로 알려져 있으며 그림2

에 Barker Code의 Auto-correlation 특성을 보였다.^[11] Processing Gain과 사용 가능한 대역 폭이 결정되어 있으면 전송 속도를 결정하는 것은 데이터 변조 방식이다. DS/SS에서 가장 일반적인 변조 방식은 BPSK(Binary Phase Shift Keying)이나 보다 고속의 전송 속도를 실현하기 위해서는 QPSK(Quadrature Phase Shift Keying)가 유리하다. 대역 확산된 신호의 대역 폭을 22MHz (Null to Null)로 결정하면 데이터 전송 속도는 2 Mbps가 된다.




그림 2. 길이 11의 Barker Code의 Autocorrelation function.

Fig. 2. Autocorrelation function of Barker code with length 11.

일반적으로 PSK 변조된 신호를 복조하기 위해서는 송신측의 Carrier 와 동기를 유지하는 Local Carrier 를 발생시키는 것이 필요하며 이를 위해서는 PLL이나 Costas Loop 등의 Carrier 동기 회로가 필요하다.^[5,9] 이처럼 수신부의 구조가 복잡해지는 것을 방지하기 위하여 차동 변조(Differential Modulation) 방식을 사용할 수 있다. 차동 변조 방식은 송신측에서 데이터 심벌을 Carrier 위상에 실을 때 다음의 관계를 만족하도록 하는 방식이다.^[7]

$$\theta_n = \Delta\theta_n + \theta_{n-1} \quad (2)$$

여기서 $\Delta\theta_n$ 은 현재 데이터 심벌의 위상각이고 θ_{n-1} 은 직전 송신 Symbol의 위상각이며 θ_n 은 현재 송신 Symbol에 대한 위상각이다. 수신부에서는 Local Carrier를 기준으로 하여 수신된 심벌의 위상각을 측정하여 그 차이를 데이터로 복조할 수 있다. 차동 변조 방식은 Carrier 동기를 수행하지 않으므로 송신부와 수신부의 Carrier 주파수 Offset 이 존재하는 경우 성능 저하를 가져오게 된다. 주파수 Offset에 의한 신호 전력의 감소는 다음 식으로 나타낼 수 있다.

$$A(\Delta f) = |\sin(\pi\Delta f \cdot T)/\pi\Delta f \cdot T|^2 \quad (3)$$

여기서 $A(\Delta f)$ 는 0 주파수 Offset 신호에 대하여 주파수 Offset 이 있는 경우의 전력비이고, Δf 는 주파수 Offset, T 는 심벌 주기를 표시한다.

표 1. 무선 LAN 의 사양

Table 1. Specifications of wireless LAN MODEM.

항 목	스 페
중심 주파수	914 MHz
Data 변조	DQPSK
Chip 변조	BPSK
확산 방식	Direct Sequence
확산 코드	11 Tab Barker Code
Data rate	2 Mbps
Symbol rate	1 Msps
확산비	11
Chip rate	11 Mcps
대역폭	22 MHz(Null-to-Null)
신호전력	200 mW 이하(23dBm)
MAC protocol	CSMA

현재 상용으로 쉽게 구할 수 있는 50 ppm의 Crystal 을 이용하여 Carrier 를 발생시키는 경우 914 MHz의 중심주파수에 대해 약 92KHz의 주파수 Offset이 발생할 수 있다. $\Delta f = 92 \text{ KHz}$, $T = 1\mu\text{sec}$ 에 대해 위의 식을 적용해 보면 약 0.5dB 의 신호 전력 감소가 발생함을 알 수 있다. 이상에서 서술한 SS 무선 LAN의 주요 사양을 정리하면 표와 같다.

III. SS MODEM 의 구조

제 2 장에서 기술한 무선 LAN의 전송부는 크게 Baseband 신호처리 부와 RF 부로 나눌 수 있다. RF부는 변조된 확산 신호에 대해 Carrier Modulation을 수행하여 안테나를 통해 출력하고 수신 시에는 안테나로 부터 입력된 RF 신호에 대해 적절한 증폭을 수행하고 Carrier Demodulation을 수행해서 그 결과를 Baseband 신호 처리부로 전달하는 기능을 한다. Baseband 신호처리부에서는 데이터 변조 및 대역 확산을 수행하고 수신시에는 역확산을 위해 PN Code Acquisition과 Tracking을 행하고 역확산 결과로 부터 데이터를 복조하는 기능을 수행한다. Baseband 신호 처리부를 통상 SS MODEM 이라고 한다. 본 장에서는 SS MODEM을 One Chip CMOS IC로 제작하기 위한 구조를 제시하고 그 구현 방법을 보였다.




그림 3. SS MODEM 송신부의 구조

Fig. 3. A Structure of transmitter of SS MODEM.

1. 송신부의 구조

송신부에서는 입력 데이터를 받아 DQPSK 변조를 위한 Differential Encoding 을 수행하고 그 결과를 PN Code를 사용하여 대역확산신호로 만든다. 그림 3에 SS MODEM 의 송신부 구조를 보였다.

1) PN 발생기

11 단 Shift Register로 구성되며 Parallel Load 가 가능하다. TXPN Buffer에 저장되어 있는 11 Bit PN Data는 Data Time에 동기되어 Shift Register로 Load된다. 일단 Load가 이루어진 후에는 매 Data Bit마다 11 개의 Chip 이 주기적으로 발생된다. TXPN Buffer 에는 11 Tab Barker Code의 한 주기인 { 0 0 0 1 1 1 0 1 1 0 1 }를 저장함으로써 PN Code 를 발생시킬 수 있다.

2) DQPSK Encoder

2Mbps 로 입력되는 Data 는 TX Data Buffer에 의해 2 Bit씩 Latch되어 각각 I,Q Channel Data로 할당되어 하나의 Symbol을 구성한다.




그림 4. DQPSK 시스템의 위상 분포

Fig. 4. Pgas constellations of DQPSK system.

각 Symbol은 $\pi/4$, $3\pi/4$, $-\pi/4$, $-3\pi/4$ 중 하나의 위상을 표시하게 된다. 그림 4에 DQPSK변조기의 위상관계를 보였다. 변조된 신호 $s(t)$ 는 다음 식으로 나타낼 수 있다.

$$\begin{aligned} s(t) &= D_{i_s}(t) \cdot c(t) \cos(2\pi f_c t + \theta_0) \\ &\quad + D_{q_s}(t) \cdot \sin(2\pi f_c t + \theta_0) \\ &= c(t) \cos(2\pi f_c t + \theta_0 + \theta_p(t)) \end{aligned} \quad (4)$$

여기서 $D_{i_s}(t)$ 및 $D_{q_s}(t)$ 는 Differential Encoder 의 I 및 Q 출력이며, $c(t)$ 는 PN Code 파형이고 θ_0 는 TX Carrier의 초기 위상으로 편의상 일정하다고 가정한다. $\theta_p(t)$ 는 데이터 심벌(I,Q) 에 의해 정해지는 변조 위상을 표시한다. 각 Symbol 과 변복조 위상간의 Map 은 표 2 와 같다.

표 2. (I,Q) 와 위상관계

Table 2. Phase properties of (I, Q) phases.

(I, Q)	변조위상	복조위상
00	$\pi/4$	0
10	$3\pi/4$	$\pi/2$
01	$-\pi/4$	$-\pi/2$
11	$-3\pi/4$	π

Differential QPSK Encoding은 수신부에서 비동기로 하기 위하여 정보를 송신 심벌간의 위상의 차이에 실어 보내는 방식이다. DQPSK Encoder는 직전에 송신한 Symbol을 기억해서 그 위상각에 현재 데이터 symbol의 위상각을 더하여 현재 송신할 Symbol 위상을 결정한다. 표3 에 DQPSK Encoder의 동작을

보였다.

표 3. DQPSK encoder의 출력
Table 3. Outputs of DQPSK encoder.

직전 송신 symbol				
현재 symbol	00	10	11	01
00	00	10	11	01
10	10	11	01	00
11	11	01	00	10
01	01	00	10	11

예를 들어 직전에 송신한 Symbol이 (1,0)이고 현재 Data Symbol이 (1,1)인 경우, (1,0)의 위상이 $3\pi/4$, (1,1)의 복조위상이 π 이므로 $-\pi/4$ 위상에 해당하는 (0,1)을 송신하게 된다. 수신측에서는 현재 수신된 Symbol의 $-\pi/4 + \theta$ 과 직전 수신 Symbol의 $-3\pi/4 + \theta$ 간의 위상 차이인 π 에 해당하는 (1,1) Symbol을 복원하게 된다.

3) PN 확산기

PN 발생기에서 만들어진 11 Mcps의 PN Sequence와 Differential Encoder 출력과 Exclusive-OR 연산을 수행하여 대역 확산된 신호를 발생시킨다.

2. 수신부의 구조

수신부에서는 Local Carrier를 이용하여 I Chan-

nel 및 Q Channel의 신호를 분리하고 이를 A/D 변환하여 DMF의 입력으로 인가한다. DMF의 출력에서 주기적으로 발생하는 Peak를 이용하여 Timing Recovery를 수행하고 DQPSK 복조기에서 데이터를 복조한다. 그림 5에 본 논문에서 제안한 DMF를 이용한 DS/SS 수신기의 구조를 보였다.

수신부에서 안테나에 의해 수신되는 신호 $r(t)$ 는 식 (4)에 Noise 가 더해진 형태로 다음과 같이 표시할 수 있다.

$$r(t) = \cos(2\pi f_c t + \theta_0 + \theta_d(t)) + n(t) \quad (5)$$

식(5)에서 $n(t)$ 는 AWGN(Additive White Gaussian Noise)이며 이후의 수식 전개에서는 편의상 무시한다. 수신기의 Local Carrier는 송신기와 같은 주파수의 Oscillator를 사용하여 발생시키는 신호로서 TX Carrier의 주파수와 위상과는 시간에 따라 Drift 하는 Frequency Offset f_{offset} 및 Phase Offset θ_{offset} 을 갖는다. 즉 수신부의 Local Carrier는 다음식으로 표시할 수 있다

$$C_{local}(t) = \cos(2\pi f_c t + f_{offset}t + \theta_{offset} + \theta_0) \quad (6)$$

실제로 송신부 Carrier의 주파수 및 Phase Offset 도 시간에 대해 Drift 하지만 이 영향을 모두 f_{offset} , θ_{offset} 에 각각 반영하여 표시할 수 있다. 식 (4) 와 식 (6) 으로 부터 I-arm 및 Q-arm 의 LPF 출력은 각각

$$\begin{aligned} r_I(t) &= LPF[r(t) \cdot C_{local}(t)] \\ &= c(t) \cos(\theta_d(t) + f_{offset}t + \theta_{offset}) \end{aligned} \quad (7)$$




그림 5. DMF를 이용한 수신기 구조

Fig. 5. A structure of DS/SS receiver using DMF.

$$\begin{aligned} r_Q(t) &= LPF[\gamma(t) \cdot C_{local}(t - \pi/2)] \\ &= c(t) \sin(\theta_D(t) + f_{offset} + \theta_{offset}) \quad (8) \end{aligned}$$

와 같이 표시할 수 있다. 두 신호는 각각 A/D 변환기에 의해 Digital 신호로 변환되어 DMF에 입력된다. A/D 변환시 중요한 설계 Parameter가 Quantization Bit수 및 Sampling 주파수이다. 이는 제 4장에서 보인 Simulation 결과에 의하여 각각 3 Bit 및 2 Sample/Chip 으로 할 때 성능 및 Hardware 복잡성 간의 Trade-off에 있어서 적절하였다.

1) DMF(Digital Matched Filter)

DMF는 A/D 변환되어 들어오는 입력 신호를 한 PN 주기(Symbol Time)에 해당하는 시간 동안 Delay Line에 저장하고 이 데이터와 PN Code와의 Matched Filtering을 수행하여 매 Sample Clock마다 그 결과를 출력한다. PN Code의 주기를 L이라 하고 한 Chip 당 Sampling 수를 N이라 하면, k 번째 Symbol에서 m 번째 Sample에 대한 I-arm 및 Q-arm의 DMF 출력은 다음 식으로 주어진다.

$$I_{DMF}(kNL + m) = R_k(m) \cos(\theta_{offset'}) \quad (9)$$

$$Q_{DMF}(kNL + m) = R_k(m) \sin(\theta_{offset'}) \quad (10)$$

$$R_k(m) = \sum_{p=0}^{NL-1} c(kNL + p) \cdot c(kNL + p + m)$$

$$m = 0, 1, 2, \dots, NL-1$$

식 (9) 및 식 (10)에서 $\theta_{offset'}$ 는 θ_{offset} 및 f_{offset} 에 의하여 발생하는 Phase Offset 성분이다.

$\sin^2\phi + \cos^2\phi = 1$ 을 이용하면 I-arm과 Q-arm의 DMF 출력의 제곱의 합은

$$S(kNL + m) = I_{DMF}^2(kNL + m) + Q_{DMF}^2(kNL + m) \quad (11)$$

phase offset과 무관한 송신 PN Code와 수신단의 PN Code의 Correlation의 제곱임을 알 수 있다. 이 결과는 Timing Recovery 회로에서 Code 동기 및 Symbol Timing Recovery 등에 이용된다.

2) Timing Recovery

송신부와 수신부에서 사용하는 Clock은 서로 동기가 이루어지지 않고 Free Running 하므로 수신부에서는 Symbol Clock을 송신부 Symbol Timing에 맞추는 Timing Recovery가 필요하다. Timing Recovery를 위해서는 PLL 등이 많이 쓰이는데 본 논문에서는 DMF 출력의 Peak를 이용하여 Symbol Timing을 부원해내는 방법을 제시하고 이를 구현하였다. 식 (11)에서 나타낸 바와 같이 I-arm 및 Q-arm DMF

출력의 제곱의 합 S(k)는 송신부 Symbol Timing에 따라 주기적으로 Peak가 발생한다. 예를 들어 1 Msps의 Symbol을 11 Mcps의 PN Code로 확산한 신호를 수신단에서 2 Sample/Chip의 Sampling Rate로 Sampling한 경우 S(k)는 대략 22 Sample마다 한번씩 Peak가 발생하게 된다. 그러나 송수신부 Oscillator의 차이에 의해 Peak의 간격은 정확히 22 Sample을 유지하지는 않는다. 통상의 Timing Recovery 회로는 수신부의 Clock 주파수를 직접 제어하여 동기를 맞추는데 비해 본 수신부에서는 카운터를 이용하여 초기에 임의로 설정한 Symbol Start 시점으로부터 Peak가 발생할 때 까지의 Sampling Clock의 수를 세고 그 결과를 기준치와 비교하여 카운터의 초기치를 변경시켜 항상 Peak가 기준치에서 발생하도록 조절한다. 이러한 동작이 안정화 되면 카운터의 한 주기가 한 Symbol Time이 되며 결과적으로 Symbol Timing Recovery가 수행되게 된다.

실제로 Timing Recovery는 DS/SS에서의 Code Acquisition 및 Tracking과 동시에 일어난다. 즉 초기에 카운터의 Start 시점을 임의로 잡게 되면 Peak의 위치도 임의의 위치에서 발생하게 되지만 앞서 기술한 방식에 의해 카운터 주기의 중앙으로 이동하게 되는데 이를 Code Acquisition으로 볼 수 있다. 일단 중앙에서 Peak가 발생하게 되면 송수신부의 Clock Frequency Offset에 의해 발생하는 위상차가 한 주기 만큼 누적되어 중앙에서 벗어나게 될 때까지 계속 카운터 주기 중앙에서 Peak가 발생하고 중앙에서 이 탈했을 경우는 다음 주기에서 다시 중앙에 나타나도록 카운터의 초기치가 조정된다. 이 과정은 Code Tracking에 해당한다고 볼 수 있다.

3) DQPSK 복조기

DMF 출력이 Peak가 되는 시점에서 I-arm 및 Q-arm의 DMF 출력의 값을 각각 I(k), Q(k)로 표시하면 현재 수신 Symbol의 위상은

$$\begin{aligned} S(k) &= I(k) + jQ(k) \\ &= A(k)e^{j\phi(k)} \quad (12) \end{aligned}$$

$$A(k) = \sqrt{I^2(k) + Q^2(k)} \quad (13)$$

$$\phi(k) = \arctan\left(\frac{Q(k)}{I(k)}\right) \quad (14)$$

의 위상에 해당한다. 송신부에서 Differential Encoding을 하였으므로 데이터는 직전 수신 Symbol의 위상과 현재 수신 Symbol의 위상의 차이에서 복조할 수 있다. 즉,

$$\begin{aligned}
 S'(k) &= S(k) \cdot S(k-1)^* \\
 &= A(k)A(k-1)e^{j(\phi(k)-\phi(k-1))} \\
 &= (I(k)+jQ(k)) \cdot (I(k-1)+jQ(k-1)) \\
 &= X(k)+jY(k)
 \end{aligned} \tag{15}$$

의 위상각이 데이터에 해당하는 위상각이 된다. 데이터 복조를 위해서는 $X(k)$ 와 $Y(k)$ 의 값으로 부터 복소 평면상의 위치가 어느 영역인가를 판단하면 된다. 이 관계를 그림 6에 표시하였다.




그림 6. DQPSK 복조시의 신호 위치와 결정 영역
Fig. 6. Decision boundaries of DQPSK demodulator.

그러나 그림 6에 보인바와 같이 각 영역의 경계가 $Y = X$ 및 $Y = -X$ 선으로 구분되므로 어느 영역인가를 판단하는 것이 용이하지 않다. 복소 평면을 $\pi/4$ 만큼 회전시키면 그림 7과 같이 각 영역은 각 사분면에 해당하게 된다. 식 (15) 및 $\pi/4$ 회전을 수행하여 데이터를 복조해내는 DQPSK 복조기의 구조를 그림 8에 나타내었다.




그림 7. $\pi/4$ 축회전 한 후의 결정 영역

Fig. 7. Decision boundaries of DQPSK demodulator with $\pi/4$ phase shift.

4) 캐리어 검출

CSMA 또는 CSMA/CA Protocol은 기본적으로 송신부에서 전송 Channel 이 다른 노드에 의해 사용되고 있는지를 체크할 수 있는 기능이 필요하다. 유선 LAN과는 달리 무선 LAN에서는 전송 채널의 사용 유무를 판별하는 것이 용이하지 않다. SS 전송 방식의 무선 LAN에서 적용할 수 있는 새로운 캐리어 검출 방식을 제안하여 구현하였다.

이는 DS/SS 신호를 수신부에서 DMF를 이용하여 역학산 시키면 주기적으로 Peak가 발생한다는 사실을 이용한 것이다. 즉 LAN의 어느 Node에서 송신을 하게 되면 수신부의 DMF 출력은 Code 위상이 일치하는 시점에서 Peak가 발생하게 된다. 이 Peak는 계속 일정한 주기를 갖고 나타나게 되며 이는 LAN의 어느 Node가 전송 채널을 사용하고 있다는 표시가 된다. Peak의 위치가 일정 시간동안 같은 시점에서 발생되는 것이 관측되면 CRS (Carrier Sense Signal) 을




그림 8. DQPSK 복조기의 구조
Fig. 8. DQPSK Demodulator.

발생시키고 다시 일정시간 주기성을 잃어 버리면 CRS 신호를 제거하기 위해 Programmable State Machine 을 사용하였다.

3. SS MODEM 의 ASIC 구현

이상에서 기술한 알고리즘을 근간으로하여 SS MODEM 전체를 ASIC 으로 제작하였다. ASIC에서는 D/A 변환기 이전의 모든 송신부와 A/D 변환기 이후의 모든 수신부가 포함된다. 또한 ASIC 내부에 Microprocessor 접속부를 두어 여러가지 알고리즘이나 Parameter들을 선택해서 사용할 수 있게 했다. 구현된 ASIC은 1.0 Micro CMOS Gate Array Technology를 사용하여 84 Pin PLCC Package로 제작하였으며 약 15000 Gates에 모든 Baseband 신호처리를 실현할 수 있었다. 그림 9에 구현된 SS MODEM 의 외관을 보았다.




그림 9. 구현된 SS MODEM 의 외관
Fig. 9. Implemented DS/SS MODEM.

IV. Simulation 결과

3장에서는 본 논문에서 제시한 사양을 만족하는 무선 LAN 전송부를 구현하기 위하여 적절한 MODEM 의 구조를 제안하였다. 이러한 구조에 따라 SS MODEM을 설계하는데 있어서 가장 중요한 것은 적절한 Cost-Performance Tradeoff 라고 할 수 있다. 특히 수신부 입력단에서의 A/D 변환기의 Bit Resolution 과 Chip당 Sample 의 수는 Cost 와 MODEM Performance에 큰 영향을 줄 수 있는 설계 Parameter라고 할 수 있다.

또한 수신부의 구조를 간단하게 하기 위해서 Carrier Recovery를 하지 않고 Differential QPSK

방식을 사용하였는데 송수신부 Oscillator의 정밀도가 어느 정도 이상이어야 하는가에 대한 검증이 필요하다.

본 장에서는 이러한 Parameter를 가지고 AWGN 채널下에서 BER(Bit Error Rate) 테스트 Simulation을 수행한 결과를 보였다. Simulation에 사용한 S/W Model은 Hardware구조를 정확히 반영하여 Fixed Point 연산으로 구현하여서 그 결과를 Hardware Design 검증시 Test Vector로 바로 활용할 수 있도록 하였다. Simulation 은 Data 를 100,000 개 송/수신하여 행했으며, 본 논문에서는 여러차례 시도중 한 경우를 취해 계산했다.

따라서, BER vs. CNR (Carrier to Noise Ratio)의 특성에 약간의 굴곡이 있으나 전체적인 특성에는 큰 영향이 없다.

1. A/D 변환 Bit Resolution

A/D 변환기의 Bit Resolution을 2 Bit에서 6 Bit 까지 변화시키면서 BER을 측정한 결과를 그림 10 에 보였다. 3 Bit이상이 되면 성능에 거의 영향을 주지 않는 것으로 나타났다. 이 결과는 참고문헌 [12] 의 결과와도 일치한다.




그림 10. A/D Bit Resolution에 대한 BER Simulation 결과
Fig. 10. BER vs. A/D bit resolution.

2. Chip당 Sample 수

1 Sample/Chip (SPC), 2 SPC, 4 SPC에 대한 BER측정 결과를 그림 11 에 보였다. Chip당 한번씩 Sampling을 한 경우는 그림에서 보는 바와 같이 전혀 복조를 하지 못하였고 2 SPC 와 4 SPC의 경우는 그 차이가 구현 Cost의 차이에 비해 미미한 정도임을 알 수 있다.

3. 수신부 Carrier의 주파수 Offset

Oscillator의 주파수 정밀도가 각각 10ppm, 25

ppm, 50 ppm, 75 ppm인 경우에 대하여 BER Test를 수행하였다. 식 (3)에서 보는 바와 같이 주파수 Offset이 커짐에 따라 BER이 증가하는 것을 확인할 수 있었다. 50 ppm의 Oscillator의 사용하였을 경우 5 dB의 CNR에서 10⁻⁴의 BER을 보였다. 그림 12에 그 결과를 보였다.




그림 11. Chip 당 Sample 수에 대한 BER Simulation 결과

Fig. 11. BER vs. number of samples per chip.




그림 12. Carrier 주파수 Offset에 대한 BER Simulation 결과

Fig. 12. BER vs. carrier frequency offset.

4. 수신부 Sampling Clock의 주파수 Offset

수신부의 Sampling Clock과 송신부의 PN Clock(Sampling Clock의 2 분주가 PN Clock임)의 주파수 Offset에 의한 BER Test를 수행하였다. 그림 13에 그 결과를 보였다. 2 % 이내이면 Timing Recovery가 성공적으로 이루어 질 수 있다.




그림 13. Sampling Clock 주파수 Offset에 대한 BER Simulation 결과

Fig. 13. BER vs. sampling clock frequency offset.

V. 결론

본 논문에서는 Direct Sequence Spread Spectrum 통신 방식을 이용한 무선 LAN용 Digital MODEM의 사양을 제시하고, 이를 One Chip으로 ASIC화 하기 위하여 Baseband 신호처리를 모두 Digital화 하는 방안을 제시하였다. 특히 수신부의 구조를 간단히 하기 위해 차동 복조 방식을택했으며, Digital Timing Recovery 회로등 RF Front End 부를 제외한 모든 송수신부의 처리를 Digital 회로만으로 구현할 수 있도록 하였다. 제안된 SS MODEM 구조는 실제로 CMOS 회로를 이용하여 ASIC으로 제작하였으며, 모든 신호 처리부를 포함하여 약 15,000 Gates로 구현이 가능하였다. 현재 ASIC화된 SS MODEM은 검증이 완료된 상태이며, RF부를 포함한 Test가 진행 중이다.

본 논문에서 제안한 방법으로 구현된 SS MODEM은 무선 LAN이나 Wireless PABX처럼 고속인 경우 뿐만 아니라, Digital 무선 전화기처럼 저속인 무선 기기에도 응용이 가능하며, 이 경우는 송수신 Oscillator의 주파수 편차를 극복하기 위한 Automatic Frequency Control(AFC) 회로나 PLL 회로가 필요하다.^[10]

참고 문헌

- [1] V.Hayes, "Standardization Efforts for

- Wireless LANs." IEEE Networks, vol 5,no 6, pp19-20, Nov,1991.
- [2] J.Gallant,"Digital Wireless Networks," EDN, Mar,1993.
- [3] B.Tuch, "An Engineering History of WaveLan," NCR Technical Report, 1991.
- [4] D.L.Schilling, "Spread Spectrum goes Commecial," IEEE Spectrum, Aug, 1990.
- [5] M.K.Simon, J.K.Omura, R.A.Scholtz and B.K.Levitt, Spread Spectrum Communications, Vol 1,2,3 ,Computer Science Press, 1985.
- [6] 정우영,김제우 외, 무선 LAN 완료 보고서, 삼성전자, 1993
- [7] M.Kavehaed,"Direct Sequence Spread Spectrum with DPSK Modulation and Diversity for Indoor Wireless Comm." IEEE COM, Feb,1987.
- [8] T.Freeburg,"Enabling Technology for Wi-reless In-Building Network Communica-tions," IEEE Comm. Magazine, Apr, 1991.
- [9] R. Jain, "Computer-Aided Design of a BPSK Spread Spectrum Chip Set." IEEE JSC, Jan, 1992.
- [10] 박종현, 김제우 외, "Spread Spectrum 방식을 이용한 무선 LAN의 전송부 구현," 삼성그룹 기술논문집, 1993
- [11] M. S. Rodin, Digital Communication Systems Design, Prentice-Hall, 1988.
- [12] J. W. Kim and S. E. Park, "Perfor-mance of Soft Decision DS/SS Commu-nication Systems," KITE Journal, Nov. 1992.

저자 소개

朴 種 賢(正會員)



'86년 경북대학교 전자과 졸업,
'88년 동 대학원 졸업, '88. 2 ~
'91. 7 KAIST 및 KIST 연구
원, '91. 7 ~ 현재 삼성전자 통
신시스템(본) 산업전자(사) 무선
통신연구그룹 선임연구원, 주 관
심분야는 디지털 신호처리, 디지털 이동통신시스템,
대역확산 통신시스템 및 디지털 모뎀 설계 등임.

李 興 稹(正會員)



'86년 광운대학교 전자과 졸업,
'88년 동 대학원 졸업, '88년 ~
현재 삼성전자 기술총괄 ASIC
설계 센타 선임연구원, 주 관심
분야는 음성신호처리, 이동통신
시스템, 디지털 모뎀 설계 및 디
지털 모뎀 ASIC 등임.

金 官 玉(正會員)



'78년 서울대학교 전자과 졸업,
'78. 3~'85. 6 국방과학연구소
전자전 장비 개발, '85. 9~'88.
5 미국 Univ. of Southern
California 석사 및 박사 과정
수학, '87. 1~'88. 4 미국 Lin-
com Co. 미국 해군연구소(Naval Research Lab.)
Bit Synchronizer 연구, '88. 5~'90. 8 미국
Computer Peripherals Inc. 디지털 통신시스템
개발, '90. 9~현재 삼성전자 기술총괄 ASIC 설계
센타 수석연구원, 주 관심분야는 이동통신용 ASIC
개발, 디지털 통신시스템용 알고리즘 개발 등임.

沈 福 泰(正會員)



'88년 서울대학교 전자과 졸업, '90
년 KAIST 전기 및 전자공학과 졸
업, '90년 ~ 현재 삼성전자 기술
총괄 ASIC 설계 센타 주임연구원,
주 관심분야는 화상처리, 이동통신
시스템, 디지털 모뎀 설계 및 통신
용 보드 ASIC 등임.

金 濟 佑(正會員)



'83년 서울대학교 전자과 졸업, '85
년 KAIST 공학석사, '90년 3~현
재 수원대학교 정보통신공학과 전
임강사, '93. 4~현재 삼성전자 기
술자문, 주 관심분야는 디지털 이
동통신시스템, 대역확산 통신시스
템 및 Phased Array 신호처리 등임.