스트레스균형이 이루어진 $Si_{3}N_{4}/SiO_{2}/Si_{3}N_{4}$ 유전체 멤브레인의 제작

Fabrication of Stress-balanced $Si_{3}N_{4}/SiO_{2}/Si_{3}N_{4}$ Dielectric Membrane

실리콘기판 위에 스트레스균형이 이루어진 150 nm-$Si_{3}N_{4}$/300 nm-$SiO_{2}$/150 nm-$Si_{3}N_{4}$ 구조의 평탄한 유전체 멤브레인을 제작하였다. 이 멤브레인의 스트레스 특성평가를 위하여 stress-deflection, stress-temperature 및 스트레인 진단용 시험패턴의 특성을 측정분석하였고, 중간에 있는 $SiO_{2}$층을 PECVD, LPCVD 및 APCVD방법으로 각각 증착하여 $SiO_{2}$층의 증착방법에 따른 적층 유전체박막의 스트레스특성에 대해서도 논의하였다. 대부분의 경우 적층 유전체 멤브레인에 인장스트레스가 존재하였으나, $SiO_{2}$층의 증착방법과 거의 무관하게 $1,150^{\circ}C$의 후습식산화로 실리콘기판에 의해 멤브레인에 나타나는 인장스트레스의 균형을 얻을 수 있었다. 온도변화에 따른 멤브레인에서의 스트레스 변화특성으로 부터 후산화처리를 하지 않는 경우에는 중간의 $SiO_{2}$ 층으로 APCVD방법에 의해 증착된 LTO가 더 적합한 것으로 나타났다.

Stress-balanced flat 150 nm-$Si_{3}N_{4}$/300 nm-$SiO_{2}$/150 nm-$Si_{3}N_{4}$ dielectric membrane on silicon substrate has been fabricated. Analyses of stress-deflection and stress-temperature, and visual inspection for the strain diagnostic test patterns were performed in order to characterize stress properties of the membrane. The $SiO_{2}$ layers sandwiched between two $Si_{3}N_{4}$ layers were deposited by three different techniques(PECVD, LPCVD, and APCVD) for the purpose of investigating the dependence of stress on the deposition methods. Some extent of tensile stress in the membrane was always observed regardless of the deposition methods, however it could be balanced against silicon substrate by post-wet oxidation in $1,150^{\circ}C$. Stress-temperature characteristics of the membranes showed that APCVD-LTO was better as mid-$SiO_{2}$ layer than PECVD - or LPCVD - $SiO_{2}$ when there was no oxidation process.