

論文94-31B-5-10

RSD 수 표현 체계를 이용한 셀프-타임드 제산기의 구조

(A Self-Timed Divider Structure using RSD Number System)

崔起榮*, 姜俊宇**

(Kiyoung Choi and JunWoo Kang)

要 約

본 논문에서는 캐리 전파가 필요 없는 RSD 수 표현 체계와 셀프-타임드 링 구조를 조합한 제산기의 구조를 제안한다. 셀프-타임드 링 구조를 이용함으로써 작은 실리콘 면적을 차지하면서도 조합 회로로 배열 구조의 제산기와 견줄 만한 속도를 내는 제산기를 구현할 수 있다. 또한, 캐리 전파가 필요 없는 수 표현 체계를 사용함으로써 실리콘 면적과 계산 시간을 더욱 줄일 수 있다. 제안된 제산기의 알고리듬과 구조는 VHDL 모델에 의한 모의 실험을 통하여 성공적으로 검증되었으며 예비적인 실험을 통하여 효과적임을 확인하였다.

Abstract

This paper proposes a divider structure that combines a carry-propagation-free division algorithm using RSD number system and a self-timed ring structure. The self-timed ring structure enables the divider to compute at a speed comparable to that of combinational array dividers with less silicon area. By exploiting the carry-propagation-free division algorithm, we can achieve further reduction of silicon area and computation time. The algorithm and structure of the proposed divider have been successfully verified through VHDL modeling and simulation. Preliminary experimental results show the effectiveness of the algorithm and structure.

I. 서론

제산기를 구현하는 방법은 크게 두가지로 나눌 수

* 正會員, 서울大學校 半導體 共同研究所
(Inter-university Semiconductor Research Center, Seoul Nat'l Univ.)

**正會員, 韓國電子通信研究所
(Electronics and Telecommunications Research Institute)

接受日字 : 1993年 10月 21日

있다. 그 중 하나는 시간적으로 반복 계산하는 방법이며 다른 하나는 조합 회로의 배열을 이용하는 방법이다.^[1] 일반적으로 반복 계산 방법은 작은 실리콘 면적을 차지하는 대신에 한번 계산하는 데 여러 클락 사이클이 소요되므로 동작이 느리다는 단점이 있다. 조합 회로의 배열로 되어 있는 경우는 계산이 빠른 반면에 실리콘 면적을 많이 차지한다는 단점이 있다. 본 논문에서 제안하는 구조는 반복 계산 방법을 채택하여 실리콘 면적을 작게 차지하면서도 셀프-타임드 (self-timed) 논리와 RSD(Redundant Signed Digit) 수 표현 체계^[2]를 동시에 이용하여 나눗셈이

고속으로 이루어질 수 있도록 한다.

셀프-타임드 논리를 이용한 제산기는 이미 Williams와 Horowitz에 의하여 발표된 바 있다.^[3] 그들은 5 단의 셀프-타임드 링(ring) 구조를 이용하여 조합 회로 배열 구조의 제산기와 견줄 만한 속도를 내면서 면적은 훨씬 작은 제산기를 구현하였다.

RSD 수 표현 체계도 이미 나눗셈 알고리듬에 적용된 바 있다.^{[4] [5]} 이 알고리듬은 RSD 수 표현 체계를 이용하면 캐리의 전파가 없는 계산을 할 수 있다는 사실을 이용한다. 캐리의 전파가 없으면 이에 의한 시간 지연이 없으므로 덧셈이나 뺄셈을 고속으로 할 수 있으며 이를 이용하여 곱셈이나 나눗셈도 고속으로 할 수 있게 된다.^[6] 특히 [5]에 발표된 알고리듬은 하나의 bit에 대하여 한 개씩의 전가산기(full adder)로 처리가 가능하므로 최소한의 하드웨어를 이용한 구현이 가능하다.

본 논문에서는 위의 두 방법을 조합한 구조를 제안한다. 이 구조는 링 구조를 가지므로 조합 회로의 배열 구조와 견줄만한 속도를 가지면서 하드웨어의 크기를 많이 줄일 수 있다.

동시에 RSD 수 표현 체계를 이용하므로 나눗셈의 각 반복 계산 과정에서 캐리가 전파되지 않는 덧셈과 뺄셈을 할 수 있어서 빠른 계산이 가능해진다.^[6]

[3]에서도 부분 나머지(partial remainder)를 구하는 데에는 CSA(carry-save adder)를 사용하여 캐리의 전파가 필요없는 계산을 하지만 몫의 선택을 위해서는 3-bit CPA(carry-propagate adder)를 사용해야 하므로 이를 위한 시간과 면적이 필요하게 된다. 또한, 본 논문에서 제안하는 제산기는 구조적으로 링을 구성하는 단의 수를 많이 줄일 수 있다. 따라서, 본 논문에서 제안하는 제산기의 구조를 이용하면 더 작은 면적으로 더 빠른 나눗셈을 할 수 있게 된다.

본 논문의 Ⅱ 절에서는 제안하는 제산기의 알고리듬, 전체 구조, 링을 구성하는 각 단의 내부구조, 설계된 일부 셀프-타임드 논리 회로 등을 설명한다. Ⅲ 절에서는 이 제산기에 대한 타이밍 분석을 한다. 마지막으로 Ⅳ 절에서는 예비적인 실험 결과와 앞으로의 연구 등에 대하여 기술하고 결론을 맺는다.

Ⅱ. 알고리듬

본 논문에서는 [5]에 발표된 알고리듬과 [3]에 발표된 구조를 조합하여 사용함으로써 훨씬 작은 면적으로 좋은 성능을 갖는 제산기를 제안한다.

이 제산기의 알고리듬은 덧셈/뺄셈과 왼쪽으로의 자리 이동(shift-left)을 반복하여 2진법의 nonr-

estoring division을 수행하는 SRT division 방법^[7]을 사용한다. 이는 다음과 같은 식으로 표현된다.

$$R^{j+1} = 2(R^j - q_j \cdot D) \quad (1)$$

$$-2D < R^j < 2D \quad (2)$$

여기에서 R^j ($j = 1, 2, \dots$)는 j 번째 단계에서의 부분 나머지이고 R^0 는 피제수, D 는 제수이며, q_j 는 몫의 j 번째 자리이다.

식 (1)에서 R^j 의 값을 계산하기 위한 덧셈 또는 뺄셈은 캐리의 전파를 필요로 하는 가산기를 사용하면 많은 시간을 필요로 하므로 시간을 줄이기 위하여 여기에서는 RSD 수 표현 체계를 사용하는 1-bit 전가산기들로 구성된 가산기를 이용한다. 이때, 피제수와 부분 나머지는 RSD 표현을 사용하고 제수는 보통의(nonredundant) 2진 표현을 사용한다. 일반적으로 사용되는 1-bit 전가산기는 모든 입력과 출력에 값이 1인 가중치가 적용되는 것으로 생각할 수 있다. 그러나, 입력과 출력의 가중치를 다르게 해 줌으로써 4가지 형태의 1-bit 전가산기를 만들 수 있다.^[8] 여기에서 사용하는 RSD 가산기는 type-1 전가산기로만 구성된다. 그럼 1은 RSD 표현의 수와 2진 표현의 수의 덧셈과 뺄셈을 위한 전가산기의 동작과 함께 RSD 표현을 2진 표현으로 변환하는 표를 보여 준다. 여기에서 1은 -1의 값을 가지며 0은 0으로 0과 같은 값을 갖는다. 이와 같은 전가산기들로 구성된 가산기를 이용하여 q_j 의 값에 따라 덧셈 또는 뺄셈을 하면 캐리의 전파 없이 R^j 의 값에 대한 RSD 표현을 계산할 수 있다.^[5]




그림 1. RSD 수 표현 체계를 이용한 Type-1 전 가산기의 동작

Fig. 1. Type-1 full adder operation with RSD number system.

표 1. R_j 의 세 MSD에 의한 q_j 값의 결정

Table 1. The value of q_j determined by three MSDs of R_j .

R_j	1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1
$\overline{R_j}$	0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0
$\overline{\overline{R_j}}$	1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
$\overline{\overline{\overline{R_j}}}$	1 1 1 1 1 1 0 1 1 0 0 0 0 0 1 1 0 1 1 1 1 1 1 1

RSD 수 표현 체계를 사용할 경우에는 식 (2)에 의한 조건 (arithmetic condition) 외에 다음과 같은 consistency condition을 만족해야 한다.^[5]

(j+1)번째 단계의 부분 나머지 $R_j^{(i)}$ 의 i번째 자리 $r_j^{(i)}$ 의 값은 $i < 0$ 일 때 0이어야 한다.

이 두 조건은 q_i 의 값을 적당히 결정함으로써 항상 만족시킬 수 있다. 더욱이 그 q_i 값은 표 1에 보인 것과 같이 R_j 의 세 개의 MSD(most significant digit)에 의하여 결정되므로 비교적 간단한 하드웨어로 구현할 수 있다.

본 논문에서 제안하는 제산기의 구조는 [3]에 발표된 구조와 비슷한 링 구조로 되어 있다. 그림 2는 제안하는 제산기의 전체 구조를 보인다. 그림에서와 같이 이 제산기의 구조는 두 개의 단으로 되어 있다.




그림 2. 2-단 링 구조를 갖는 제산기의 블록 다이어그램

Fig. 2. Block diagram of the 2-stage ring-structured divider.

그림 3은 링을 구성하는 각 단의 내부 구조를 보인다(점선은 reset 또는 enable을 뜻함). 각 단은 모두 같은 내부 구조를 가지며 나눗셈의 반복 계산을 한 단계씩 수행한다. 즉, 제수와 바로 전 단에서 계산된 몫과 부분 나머지를 받아서 하나 아래 자리의 몫과 새로운 부분 나머지를 계산하여 다음 단으로 넘겨 준다. 이때 바로 전 단으로부터 받은 몫의 값에 따라 멀티플렉서를 이용하여 부분 나머지에 제수를 더하거나, 빼거나 또는 아무 연산도 하지 않은 값 중에 하나를 새로운 부분 나머지로 선택하게 된다. 덧셈 또는 뺄셈은 RSD 가산기를 사용하는데 캐리의 전파가 없으므로 가산기의 입출력 bit 수가 커져도 자연 시간은 일정하게 된다.

QDL(quotient determination logic)에 의한 몫의 결정은 새로 계산된 부분 나머지의 세 MSD를 보고 표 1에 의하여 결정하게 된다.




그림 3. 링을 구성하는 각 단의 내부 구조

Fig. 3. Internal structure of each stage in the ring.

각 단(큰 단)은 세 개의 작은 단으로 구성된다. 첫 단은 버퍼와 멀티플렉서로, 둘째 단은 RSD 가산기로, 셋째 단은 버퍼와 QDL로 이루어진다. 각 작은 단은 계산이 완료되었음을 completion detector로 검지하여 완료 신호를 발생시켜 바로 전 단이 다음 계산을 할 수 있도록 reset(precharge)시켜 주어야 한다. 이와 같이 각 단이 세 개의 작은 단으로 구성되기 때문에 두 개의 큰 단으로도 여섯 개의 효과를 내므로 링을 구성할 수 있게 된다(III절 참고). 이것이 작은 단으로 나뉘어지지 않는 큰 단 5개를 필요로 하는 [3]의 제산기에 비하여 실리콘 면적을 많이 줄일 수 있는 이유이다.

[3]에 발표된 것과 마찬가지로 부분 나머지의 세 MSD 계산과 QDL의 overlapped execution을 이용함으로써 성능을 더욱 향상시킬 수 있다. 그러나 그 구조는 다소 다르다. 그림 4는 overlapped execution을 이용하는 경우 연결된 두 개의 큰 단의 내부 구조를 보인다. 이 경우에는 두 개의 큰 단이 세 개의 작은 단으로 구성된다. 첫 단은 네 개의 3-bit RSD 가산기, 두 개의 멀티플렉서, RSD 가산기로 구성되며 둘째 단은 QDL과 다음 큰 단의 버퍼, 네 개의 3-bit RSD 가산기, 두 개의 멀티플렉서로, 셋째 단은 다음 큰 단의 RSD 가산기와 QDL로 구성된다. 그림에서 보듯이 이 두 큰 단의 내부 구조는 서로 다르다. 이렇게 하면 계산 속도는 빨라지지만




그림 4. Overlapped execution의 경우 링을 구성하는 각 단의 내부 구조

Fig. 4. Internal structure of each stage in the ring for overlapped execution.

각 큰 단마다 3-bit RSD 가산기가 네 개 추가될 뿐만 아니라 링을 구성하는 단의 수가 두 배로 증가하므로(III 절 참고) 전체 하드웨어가 많이 커지게 된다. 그러나 4 개의 큰 단이면 충분하므로 [3]에 발표된 것보다는 작은 면적으로 구현이 가능하다.

Overlapped execution이 이루어지는 과정을 설명하면 다음과 같다. 나머지 $i-1$ 과 몫 $i-1$ 이 동시에 들어온다고 가정하면 RSD 가산기가 나머지 i 를 계산하는 동안 3-bit RSD 가산기는 QDL의 입력을 계산한다(멀티플렉서에 의한 시간 지연으로 인하여 RSD 가산기가 조금 늦게 계산을 시작함). 그러면 QDL이 계산을 하는 동안 나머지 i 는 이미 계산되어 있으므로 다음 단(큰 단)의 3-bit RSD 가산기가 동시에 계산할 수 있게 된다. 이 두 계산이 끝나면 다음 단의 RSD 가산기와 QDL은 동시에 나머지 $i+1$ 과 몫 $i+1$ 을 각각 계산할 수 있게 된다.

일반적으로 셀프-타임드 논리에서 계산이 완료되었음을 검지하기 위하여 dual-rail encoding을 이용한다. 본 논문에서 제안하는 제산기에 사용되는 type-1 전가산기는 하드웨어가 크게 증가함 없이 dual-rail로 만들 수 있다. 그림 5는 dual-rail type-1 전가산기의 구조를 보여 준다. 그림에서 보듯이 이 전가산기는 dual-rail encoding이 된 세 입력을 받아서 dual-rail encoding이 된 캐리를 계산하는 캐리 생성기와 합을 계산하는 합 생성기로 구성된다. 이 두 회로는 DCVSL(Differential Cascode Voltage Switch Logic) [9]로 설계하였으며 그 결과는 그림 6과 같다.






그림 5. Dual-rail 전가산기와 그 내부 구조

Fig. 5. Dual-rail full adder and its internal structure.



(a)



(b)

그림 6. Dual-rail 전가산기의 DCVSL 회로 (a) carry generator (b) sum generator

Fig. 6. DCVSL circuits for dual-rail full adder (a) carry generator, (b) sum generator.

III. 타이밍 분석

본 논문에서 제안하는 계산기의 구조에서는 부분 나머지가 계산되어 흘러가는 순방향과 완료 신호가 발생되어 흘러가는 역방향에 대한 타이밍 분석이 모두 필요하다. 각 컴포넌트의 시간 지연을 추정하여 분석해 보면 다음과 같다.

먼저, non-overlapped execution의 경우 각 단에서 순방향의 임계 경로(critical path)는 멀티플렉서, RSD 가산기, QDL의 세 부분 회로로 구성되며 세 개의 작은 단에 걸치게 된다. Backward 방향의 임계 경로는 우선 순방향으로 QDL을 거치고 역방향으로 completion detector, C-element를 거쳐 reset 신호를 만들어 바로 전의 작은 단에서 RSD 가산기, QDL, latch를 precharge시키고 다시 completion detector와 C-element를 거쳐 reset 신호를 풀어 줌으로써 그 전의 작은 단에서 RSD 가산기, 3-bit RSD 가산기, 두개의 멀티플렉서를 enable 상태로 바꾸어 주는 경로가 된다. Backward 방향의 임계 경로는 두 개의 작은 단에 걸쳐서 존재하게 된다.

의하여 결정된다. [3]

$$N = \lceil 2(1 + L_r / L_f) \rceil \quad (3)$$

[3]에 발표된 제산기의 경우 L_r / L_f 가 1.1이므로 다섯 개의 단으로 링을 구성하였다. 본 논문에서 제안하는 구조는 위에서 설명한 임계 경로를 생각하면 L_r / L_f 가 2.0을 넘지 않을 것으로 예상되어 여섯 개의 작은 단이면 충분하다. 그러므로 두 개의 큰 단으로도 최대한의 성능을 낼 수 있다.

Overlapped execution의 경우 순방향의 임계 경로는 3-bit RSD 가산기, 멀티플렉서, QDL, 다음 단에서의 멀티플렉서, QDL의 다섯 부분 회로로 구성되며 세 개의 작은 단에 걸쳐서 존재하게 된다. Backward 방향의 임계 경로는 우선 순방향으로 QDL을 거치고, 역방향으로 completion detector, C-element를 거쳐 reset 신호를 만들어 바로 전의 작은 단에서 3-bit RSD 가산기, QDL, latch를 precharge시키고 다시 completion detector와 C-element를 거쳐 reset 신호를 풀어 줌으로써 그 전의 작은 단에서 RSD 가산기, 3-bit RSD 가산기, 두개의 멀티플렉서를 enable 상태로 바꾸어 주는 경로가 된다. Backward 방향의 임계 경로는 두 개의 작은 단에 걸쳐서 존재하게 된다.

그림 7은 overlapped execution의 경우 각각의 작은 단에서 이루어지는 계산에 대한 타이밍을 보여 준다. 이 경우는 네개의 큰 단으로 이루어지므로 작은 단은 여섯 개가 된다. 이 계산기는 클락 신호에 의하여 동기되어 있지 않고 셀프-타임드 논리에 의하여 동작할 뿐만 아니라 링 구조로 되어 있기 때문에 각 단의 연산이 시작되거나 끝나는 시점은 단에 따라서 다르고, 또한, 같은 단이라도 몇 번째 반복 연산인가에 따라서도 다르므로 링을 풀어서 계산하기 전에는 정확한 타이밍을 보이기 어렵다. 그림 7은 각 시점들의 정확한 타이밍을 보여 주는 것은 아니며 다만 전체적인 동작이 시간적으로 어떻게 이루어지는지를 보여 주는 것이다. 그림에서 보듯이 하나의 작은 단에서 evaluation이 끝나면 그 단은 hold 상태가 되고 바로 다음 작은 단의 evaluation이 시작된다. 동시에 바로 전의 작은 단으로 reset 신호를 보내 precharge 시킨다. 바로 전 작은 단이 precharge 되면 전의 전 작은 단으로의 reset 신호를 풀어 enable 시킨다.

Overlapped execution의 경우에도 L_r / L_f 가 2.0보다는 작을 것으로 예상되어 여섯 개의 작은 단이면 충분하다. 그러나 두 개의 큰 단이 세개의 작은 단을

가지므로 결과적으로 네 개의 큰 단이 필요하게 된다. 이는 본 논문에서 제안하는 non-overlapped 제산기와 비교하면 훨씬 큰 하드웨어를 필요로 하지만 [3]에 발표된 제산기와 비교하면 단의 수가 다섯 개에서 네 개로 줄어 더 작은 실리콘 면적으로 구현할 수 있다.




그림 7. 4-단 셀프-타임드 제산기의 타이밍 분석
Fig. 7. Timing analysis of the 4-stage self-timed divider.

IV. 결론

본 논문에서는 기존의 링 구조를 갖는 제산기에 비하여 작은 면적을 차지하면서 성능은 더 좋은 제산기의 구조를 제안하였다. 이는 셀프-타임드 링 구조와 캐리의 전파가 필요 없는 RSD 수 표현 체계를 동시에 사용함으로써 가능하였다.

제안된 제산기는 아직 칩으로 구현되지는 않았으나 그 알고리듬 및 구조는 VHDL^[10]로 표현하고 모의 실험을 함으로써 검증하였다. 또한 non-overlapped execution의 경우 실험적인 레이아웃도 MOSIS 1.2 μm CMOS 설계 규칙을 이용하여 완성하였는데 링을 구성하는 중심부의 면적은 4.2 mm^2 가 되었으며 SPICE를 이용한 모의 실험 결과 한번 나눗셈을 하는데 193 ns가 걸렸다. SPICE를 이용한 모의 실험에서는 나눗셈의 마지막 단계에서 RSD 형태의 뭉을 반올림하고 이진 형태로 바꾸어 주기 위한 CPA (carry-lookahead adder 사용)는 제외되었다. [3]에서는 면적이 7 mm^2 , 속도가 225 ns로 되어 있는데 면적의 경우는 어떠한 부분이 포함된 것인지 명확하지 않아 공정한 비교가 어려우나 속도는 본 논문에서 제안하는 방식이 다소 빠를 것으로 추정된다. 이 실험은 아직 예비적인 것으로 레이아웃에 대한 면적과 성능의 최적화를 통하여 더욱 좋은 결과를 얻을 수도 있을 것으로 생각한다.

제안된 제산기는 mantissa 부분의 나눗셈만 수행하여 IEEE-754에 의한 배정도 부동 소수점 연산을

하려면 exponent 사이의 뱃셈, 부호의 결정, 등에 대한 고려가 따로 이루어져야 할 것이다.

감사의 글

본 논문에서 제안하는 알고리듬 및 구조에 대한 검증 및 레이아웃을 도와 준 이기종씨께 감사를 드립니다.

参考文献

- [1] T. E. Williams and M. A. Horowitz, "A self-timed chip for division," in *Proc. Conf. Advanced Research in VLSI* (P. Losleben, ed.), pp. 75-95, MIT Press, Mar. 1987
- [2] A. Avizienis, "Signed digit number representation for fast parallel arithmetic," *IRE Trans. Electronics Computers*, vol. EC-10, pp. 389-400, Sept. 1961.
- [3] T. E. Williams and M. A. Horowitz, "A zero-overhead self-timed 160-ns 54-b CMOS divider," *IEEE Journal of Solid-State Circuits*, vol. 26, pp. 1651-1661, Nov. 1991.
- [4] S. Kuninobu, T. Nishiyama, H. Edamatsu, T. Taniguchi, and N. Takagi, "Design of high speed mos multiplier and divider using redundant binary representation," in *Proc. 8th IEEE Symp. Computer Arithmetic*, pp. 80-86, 1987.
- [5] A. Vandemeulebroecke, E. Vanzi-eleghem, T. Denayer, and P. G. A. Jespers, "A new carry-free division algorithm and its application to a single-chip 1024-b RSA processor," *IEEE Journal of Solid-State Circuits*, vol. 25, pp. 748-756, June 1990.
- [6] J. -W. Kang and K. Choi, "An efficient self-timed divider," in *Technical Digest 3rd Int. Conf. on VLSI and CAD*, Taejon, Nov. 1993.
- [7] J. Robertson, "A new class of digital division methods," *IRE Trans.*

- Electronics Computers, vol. EC-7, pp. 218-222, 1958.
- [8] K. Hwang, Computer Arithmetic: Principles, Architecture, and Design. Wiley, 1979
- [9] L.G. Heller and W. R. Griffin, "Cascode voltage switch logic: A differential CMOS logic family," in ISSCC Digest of Technical Papers, New York, Feb. 1984.
- [10] The Institute of Electrical and Electronics Engineers, Inc., IEEE Standard VHDL Language Reference Manual, IEEE Std 1076-1987, 1988.

著者紹介



崔起榮(正會員)

1955年 8月 30日生. 1978년 서울대학교 전자공학과 졸업. 1980년 한국과학원 전기 및 전자공학과 석사. 1989年 미국 Stanford 대학 전기공학과 박사. 1978년 ~ 1983년 (주)금성사 중앙연구소 근무. 1989년 ~ 1991년 미국 Cadence Design System, Inc. 근무. 1991년 ~ 현재 서울대학교 반도체공동연구소 및 전자공학과 조교수. 주관심 분야는 CAD, VLSI 설계 등임.



姜俊宇(正會員)

1958年 3月 13日生. 1980年 서울대학교 전자공학과 졸업. 1989年 미시간 주립대학교 전기공학과 석사. 1993年 미시간 주립대학교 전기공학과 박사. 1982年 ~ 1987年 금성통신(주) 근무. 1987年 ~ 1988年 금성산전(주) 근무. 현재 전자통신연구소 컴퓨터 H/W 연구실 선임연구원. 주관심 분야는 CAD, 병렬처리 컴퓨터 등임.