

Digital Microwave Radio 신호전송을 위한 64 QAM (155Mbps) 복조기 설계 및 구현

正會員 方孝昌* 正會員 安暉培** 正會員 李大寧*** 正會員 趙成俊**** 正會員 金元厚*

Design and Implementation of 64 QAM(155Mbps) Demodulator for Transmitting Digital Microwave Radio

Hyo Chang Pang[†], Jun Bae Ahn^{*}, Dae Young Lee^{***}, Sung Joon Cho^{****}, Won Hoo Kim^{*}, Regular Members

요 약

본 연구에서는 DMR(Digital Microwave Radio) STM-1 신호전송을 위한 CCITT G. 707 SDH(Synchronous Digital Hierachy) 제 1 레벨인 155Mbps 속도의 64 QAM 복조기를 설계, 구현하였다.

복조기 전반의 성능을 좌우하는 carrier recovery는 8 비트 A/D 변환기를 이용한 decision feedback carrier recovery 방식을 이용하였다. 또한 PSF(Pulse Shaping Filter)는 7차의 elliptic 필터를 이용하였다. Carrier recovery 회로는 8 bits의 변환 데이터중에서 MSB 3 bits는 데이터로 이용하고 나머지 하위 비트들은 에러성분 검출을 위한 제어신호로 이용되는 디지털방식 및 전압제어 수정발진기와 적분기는 아나로그 방식으로 이용하는 hybrid 형태로 설계, 구현하여 안정한 복조성능을 얻었다.

ABSTRACT

In this study, we design and implement 64 QAM demodulator which has 155 Mbps, first level of CCITT G.707 SDH (Synchronous Digital Hierachy) for STM 1 signal transmission.

Carrier recovery which effects the demodulator performance uses decision feedback carrier recovery using 8 bits A/D converter. Also, PSF (Pulse Shaping Filter) is 7 order elliptic filter. Carrier recovery circuit is designed and implemented digital type which use high 3 bits of 8 bits conversion data as data and the order low bits as error data and hybrid type which use VCO and analog integrator. Therefore we obtain stable performance of recovery.

* 韓國航空大學校 航空電子工學科

Dept. of Avionics Eng., Hankuk Aviation University

** 成美電子(株) 技術研究所

Research Institute, Sungmi Telecom Electronics Co., Ltd.

*** 三星電子(株) 通信開發室

Communication Systems R&D Center, Samsung Electronics Co., Ltd.

**** 韓國航空大學校 通信情報工學科

Dept. of Telecom & Inform. Eng, Hankuk Aviation University

論文番號 : 93189

接受日字 : 1993年 10月 6日

I. 서 론

마이크로파 전송방식은 현재 활발하게 개발되고 있는 광전송 방식에 비해 상대적으로 기술이 매우 뒤쳐 있는 분야이다. 1950년대 후반부터 Analog Radio System이 개발되었고, 1970년대말 PDH (Plesiochronous Digital Hierachy)와 이후 SDH (Synchronous Digital Hierachy) 방식이 개발되었다. 마이크로파 전송방식은 데이터를 고속으로 처리하는 MODEM 기술이 가장 핵심으로 알려지고 있으며, 이 MODEM의 성능에 따라 전체 시스템의 성능이 크게 영향을 미치게 된다^[1]. 이러한 MODEM은 네이타 전송측면에서 보면, CCITT G.707 SDH STM 1 제 1 레벨이 1 x 155 Mbps, 제 2 레벨이 4 x 155Mbps로 구조되어 있다. 뿐, 물론 쌍선은 대체로 구조되어 있지 않지만 64 QAM 방식이 보편적이다. 이용되고 있다. 이러한 기술을 보유한 국가는 대체적으로 4개국 정도이며, 이 분야에 대한 기술지식은 절수록 심해지고 있는 실정이다. 그러나 각국은 기술에 대한 보호를 더욱 엄격히 하고 있으므로 범도제 기술의 발달로 시스템을 대규모로 집적화하여 제반 기술을 습득하는 것이 거의 불가능한 실정이다^[2].

이 MODEM 기술중 낸이도가 높은 기술은 64 QAM 신호의 맵핑, roll off factor $\alpha < 0.33$ 이내의 PSF (Pulse Shaping Filter), robust한 carrier recovery 및 clock recovery 회로, 등화기술 등을 들 수 있으며, 본 논문에서는 수신단의 robust한 carrier recovery 및 clock recovery 회로를 중점적으로 다룬다. 신호의 mapping, roll off factor $\alpha < 0.33$ 이내의 PSF(Pulse Shaping Filter)은 기존에 연구된 것을 이용하여, 등화기술에 대해서는 별도로 언급되었다^[3]. Carrier recovery 회로는 주파수 offset의 보정정도에 따라 성능이 좌우되며, clock recovery 회로는 carrier recovery 회로에서 검출된 위상오차를 보정함으로 기본 세어구조는 같다.

II. 시스템 개요

64 QAM RF MODEM은 그림 1의 블리도에 나타내었다.

디지털 전송시스템은 일반적으로 간접성 페이딩상황 하에서 시스템의 성능을 평가하며, 통계적인 개념에서 유도된 다경로 페이딩 모델인 Rummler의 3-ray NLOS을 이용한다^[4].

3-ray 모델의 기지대역 전달함수는 식 (1)과 같다.

$$P(\omega) = aI + b \exp(j\omega/\Delta\omega) + c \exp(-j\omega/\Delta\omega) \quad (1)$$




그림 1. 64 QAM RF MODEM 블리도

Fig. 1 Block diagram of 64 QAM RF MODEM

τ 는 채널상의 delay로서 통계적인 수치에 의하여 6.3[ns]이고, T는 symbol duration이다. 여기서 a는 페이딩의 진폭이며 1보다 작은 값을 갖고, b는 notch depth를 나타낸다. 또한 ω_c 는 notch 주파수를 의미한다. $b < 1$ 이면 좌소위상 (Minimum Phase : MP) 페이딩이고, $b > 1$ 이면 비좌소위상 (Nonminimum Phase : NMP) 페이딩이다.

여기서 fade depth A_{fade} 는 식 (2)와 같이 정의될 수 있다.

$$A_{\text{fade}} = \begin{cases} -20 \log(1 - |b|), & |b| < 1 \\ -20 \log(1 - 1/|b|), & |b| > 1 \end{cases} \quad (2)$$




그림 2. Fade depth변화에 따른 임펄스 응답

Fig.2 Impulse response depend on fade depth variable

식 (2)로부터 MP와 NMP사이의 친이(transition: MP \leftrightarrow NMP)는 $|b|$ 가 1일 때이다($|b|=0$ 이면 페이딩이 없는 상태). MP와 NMP사이의 친이상태에서 fade depth는 무한대이며, peak group delay도 무한대이다.

Fade depth변화에 따라 수신되는 폴스의 왜곡변화 형태를 그림 2에 나타내었다.

64 QAM 복조기의 블럭도를 그림 3에 나타내었다.
[1][6]




그림 3. 64 QAM 복조기 블럭도

Fig. 3 Block diagram of 64 QAM demodulator

복조기에서 수신된 신호는 식 (3)으로 표현된 변조단에서 보내진 신호와 같다. 이 신호는 국부발신 주파수와 곱해지게 되며 식 (4),(5)와 같이 표현된다.

$$S(t) = C_n \cdot \beta \cos \omega_n(t) + D_n \cdot \beta \sin \omega_n(t) \quad (3)$$

$$S_I(t) = S(t) \cdot \cos \omega_n(t) \\ = \beta \left[\frac{C_n}{2} + \frac{C_n}{2} \cdot \cos 2\omega_n t \right] \quad (4)$$

$$S_Q(t) = S(t) \cdot \sin \omega_n(t) \\ = \beta \left[\frac{D_n}{2} + \frac{D_n}{2} \cdot \cos 2\omega_n t \right] \quad (5)$$

일단 국부발신 주파수와 mixing되어 저저대역신호로 떨어진 신호는 square root raised cosine filter를 통과하면서 채널 주파수에 해당하는 신호성분은 제거가 된다. 따라서 square root raised cosine filter를 통과한 후의 신호는 식 (6), (7)로 표현된다.

$$S_I(t) = \frac{\beta}{2} \cdot C_n = k \cdot C_n \quad (6)$$

$$S_Q(t) = \frac{\beta}{2} \cdot D_n = k \cdot D_n \quad (7)$$

단, $k = \beta/2$ 이며 비례계수이다.

RF channel에서는 채널의 시간적인 변화에 따라서 MODEM의 변조부와 복조부에서의 carrier 주파수의 위상이 서로 다를 수 있고, 이러한 위상불일치에 따라 시스템의 성능이 저하되며 error를 발생시키게 된다. 따라서 이를 보상해 주기 위하여 carrier recovery를 이용한다.[7][8]




그림 4. 위상검출기를 이용한 carrier recovery

Fig. 4 Carrier recovery using phase detector

그림 4에 PD를 이용한 carrier recovery loop의 구성을 나타내었다.[7][8]. 이 검출된 출력은 LP(Low Pass Filter)에서 smoothening하게 만들어 주고 이것이 VCO의 입력으로 들어가 VCO의 위상을 천천히 바꾸게 된다. 즉, 약간의 frequency 조정으로 위상을 바꾸는 것이다.

앞서 논의한 수신 신호식인 식 (4)와 식 (5)는 carrier의 위상차이가 없이 lock이 이루어진 상태이며, 입력된 carrier의 위상이 복조기에서 VCO의 출력위상과 같지 않다면 신호점은 그 위상차 θ 만큼 기울 상태로 있게 되고, 주파수가 같지 않다면, 그 각주파수(ω_d)만큼 회전하게 된다.

$$\begin{vmatrix} S_I(t) \\ S_Q(t) \end{vmatrix} = \begin{vmatrix} \cos \theta & -\sin \theta \\ \sin \theta & \cos \theta \end{vmatrix} \begin{vmatrix} C_n \\ D_n \end{vmatrix} \quad (8)$$

식 (8)에서 위상차는 각 신호점 사이의 거리로 표현될 수 있으며, 이때 lock이 맞은 경우의 신호점 C_n, D_n 을 8-비트의 디지털 데이터로 표현한다면 위상차 0는 역시 디지털 데이터의 형태로 나타나게 된다.

식 (9)는 위상차를 신호점 간의 거리로 표현한 식이며, 디지털 제어회로의 기본식이 된다.

$$d_t = C_n \cdot \cos \theta - D_n \cdot \sin \theta - C_n + d \quad (9)$$

$$d_b = -C_n \cdot \cos \theta + D_n \cdot \sin \theta + C_n + d$$

$$d_l = C_n \cdot \sin \theta + D_n \cdot \cos \theta - D_n + d$$

$$d_r = -C_n \cdot \sin \theta - D_n \cdot \cos \theta + D_n + d$$

또한 clock recovery을 살펴보면 들어온 신호를 일단 복조한 후 기저대역 신호로 변환하여 기저대역 신호의 클럭을 추출하는 미분값을 이용하는 방식이다. 그럼 5에 미분값 이용방식의 clock recovery 회로 블록도를 나타내었다. 64 QAM에서 사용할 수 있는 방식 중에 analog방식을 사용한 clock recovery를 eye pattern상에서 해석하여 그림 6에 나타내었다.

Eye pattern을 살펴보면 그림 6과 같은 구성을 갖는 가운데에 있는 네모 칸이 신호를 표본화하는 데에 있어서 가장 적적인 곳을 의미한다. 이 그림에서 볼 수 있듯이 원문자로 표시된 기호 중 1, 4는 기울기가 양(-)임을 나타내고 2, 3은 양(+)을 나타낸다. 그리고 1, 2는 decision level에 비해 큰 수를 갖고 3, 4는




그림 5. Clock recovery 블록도

Fig. 5 Block diagram of clock recovery

작은 수를 갖고 있다. 만약 이들을 modulo 2 시킨다면, 수신된 clock의 위상 성분이 기준위상보다 앞서는지 뒤지는지를 알 수 있게 된다.




그림 6. Eye pattern상에서 clock 위상에러검출 해석

Fig. 6 Analysis of clock phase error detection by eye pattern

즉, 1번 위치는 기울기가 양(+)이고 예라는 큰 수 (1) 이므로 이를 modulo 2시키면 지금의 표본화 위치가 왼쪽, 즉, 수신된 Clock 위상이 기준 위상보다 빠르므로 위상성분을 약간 앞서라는(0) 신호성분을 낸 수 있게 된다. 2번 위치에서 보면 이것도 마찬가지로 기울기는 양(1)이고 예라도 큰 수 이므로 이것을 연산하면 표본화 위치가 오른쪽 또는 느리므로 위상성분을 늦추라는(1) 신호성분을 낸 수 있게 된다. 3, 4번의 위치도 마찬가지로 해석하면 된다. 이것을 표 1에 정리하였다.

표 1. Clock recovery의 위상 검출

Table 1. Phase detection of clock recovery

원문자번호	기울기	진폭에러	위상에러
1	-	-	-
2	+	-	-
3	+	-	+
4	-	-	+

III. 시뮬레이션 및 설계

먼저 복조단에 대한 기본블럭(그림 3)을 살펴보면, 70MHz로 복조된 QAM 신호는 down converter부에서 70MHz의 VCXO에 의해 기저대역 신호로 떨어진

후 raised cosine filter를 통과한다. 이 신호는 8비트의 A/D 변환기에 의해서 디지털 데이터로 변환된다. Raised cosine filter를 통과한 신호는 A/D 변환기에서 디지털 데이터로 변환된다. 일단 A/D 변환부에서 변환된 디지털 데이터는 carrier recovery의 제어를 위하여 baud clock 27[MHz]에 의해 latch된다.

이미 언급한 바와 같이 carrier recovery가 lock이 맞는 경우는 정상적으로 복조가 이루어져 데이터를 얻어낼 수 있으나, lock이 맞지 않은 경우는 복조된 QAM 신호점의 부호배치가 회전의 형태로 나타나게 된다. 그림 7과 그림 10은 각각 lock이 맞은 경우 정




그림 7. Lock이 맞은 경우의 신호점 부호배치

Fig. 7 Signal constellation at locking




그림 8. Lock이 맞지 않은 경우의 신호점 부호배치
(수신신호의 주파수 위상이 기준주파수보다 앞설때)

Fig. 8 Signal constellation at unlocking
(received signal phase > reference phase)

상적인 복조상태의 신호점 부호배치와 eye pattern을 나타내었으며, 그림 8과 그림 9는 carrier의 위상이 10o 정도 맞지 않아 lock이 이루어지지 않은 경우의 비정상적인 복조상태 신호점 부호배치를 나타내었으며 또한 그림 11은 비정상적인 복조상태에서의 eye pattern을 나타내었다.




그림 9. Lock이 맞지 않은 경우의 신호점 부호배치
(수신신호의 주파수 위상이 기준주파수보다 뒤질때)

Fig. 9 Signal constellation at unlocking
(received signal phase < reference phase)




그림 10. Lock이 맞은 경우의 eye pattern

Fig. 10 Eye pattern at locking




그림 11. Lock이 맞은 않은 경우의 eye pattern
Fig. 11 Eye pattern at unlocking




그림 12. 주파수 차이가 100Hz인 경우의 신호점 부호
배치 (S/N=30dB)
Fig. 12 Signal constellation in frequency difference of
100Hz (S/N=30dB)




그림 13. 주파수 차이가 500Hz인 경우의 신호점 부호
배치 (S/N=30dB)
Fig. 13 Signal constellation in frequency difference of
500Hz (S/N=30dB)

그림 12는 주파수의 차이가 약 100Hz인 경우의 신호점 부호배치이다. 약간의 흐트러짐이 발생함을 알수 있다. 그림 13에서 본때 주파수 차이가 500Hz로 증가시 신호점 부호배치가 원형으로 돌아가는 형태를 나타내는 것을 알 수 있다. 그림 14는 주파수 차이가 2KHz일때의 신호점 부호배치이다.




그림 14. 주파수 차이가 2KHz인 경우의 신호점 부호배
치 (S/N=30dB)
Fig. 14 Signal constellation in frequency difference of
2KHz (S/N=30dB)

이러한 시뮬레이션의 결과를 종합하여 볼때 64 QAM 방식은 페어링 및 잡음에 의해서 매우 큰 영향을 끼친다며 carrier recovery의 대응책이 요구된다.

본 연구에서는 신계통을 위해 carrier lock을 위한 신호를 다음과 같이 규정한다.

I channel의 error 신호 : I_3, I_2, I_1
Q channel의 error 신호 : Q_3, Q_2, Q_1
lock 상태 검출 신호 : LOCKDET
lock 상태 신호 : LOCK

우선 error신호는 모두 high거나 low가 아닌 경우 LOCK이 된 것으로 정의한다. LOCK 신호는 high일때 carrier lock이 되었음을 나타낸다. Error 신호에 의해서 결정되는 LOCKDET는 다음의 식으로 표현되며 이에 대한 회로도를 그림 15에 나타내었다.




그림 15. LOCKDET 회로의 블록도

Fig. 15 Block diagram of LOCKDET circuit

다음으로는 carrier recovery에서 사용되는 error 신호인 I_1, I_2, I_3 와 Q_1, Q_2, Q_3 은 복조단 전체의 성능을 나타내는 보편적인 error 신호로 나타내기 위해 I_{E1}, I_{E2} , I_{E3} 와 Q_{E1}, Q_{E2}, Q_{E3} 을 정의한다.

$$I_{E2} = \overline{I_2 \oplus I_3}, \quad Q_{E2} = \overline{Q_2 \oplus Q_3}$$

$$I_{E1} = \overline{I_1 \oplus I_2}, \quad Q_{E1} = \overline{Q_1 \oplus Q_2}$$

$$I_{E3} = \overline{I_3 \oplus I_4}, \quad Q_{E3} = \overline{Q_3 \oplus Q_4}$$

다음으로 carrier의 lock을 위하여 사용되는 신호는 QAM 데이터 성분과 CFO의 츠싱위값을 비교한 결과를 나타내는 신호이다. 본 연구에서는 이 신호를 $I_{\text{max}}, I_{\text{min}}, Q_{\text{max}}, Q_{\text{min}}$ 라고 정의하였으며 아래와 같이 신호들을 표현한다.

$$I_{\text{max}} = \overline{I_6} \cdot \overline{I_5} \cdot \overline{I_4} \cdot \overline{I_3} + I_6 \cdot I_5 \cdot I_4 \cdot I_3$$

$$I_{\text{min}} = \overline{I_6} \cdot I_5 \cdot I_4 \cdot I_3 + I_6 \cdot \overline{I_5} \cdot \overline{I_4} \cdot \overline{I_3}$$

$$Q_{\text{max}} = \overline{Q_6} \cdot \overline{Q_5} \cdot \overline{Q_4} \cdot \overline{Q_3} + Q_6 \cdot Q_5 \cdot Q_4 \cdot Q_3$$

$$Q_{\text{min}} = \overline{Q_6} \cdot Q_5 \cdot Q_4 \cdot Q_3 + Q_6 \cdot \overline{Q_5} \cdot \overline{Q_4} \cdot \overline{Q_3}$$

그림 16은 decision된 64 QAM 데이터의 bit map이다. 기본적으로 64 QAM에서의 64개의 데이터 점은 1채널, Q채널에 대해 각각 3비트로 표현된다. 따라서, 8비트의 A/D 변환기를 통과한 출력에서 상위 3비트만을 취하면 이것을 복조된 데이터로 이용할 수 있다. 나

머지 하위 비트들은 carrier recovery 회로나 timing recovery 회로를 위한 제어비트로 이용된다. 즉, 하위 비트가 나타내는 절대치는 위상오차의 크기를 나타내므로 위상 오차 검출회로는 기본적으로 XOR와 D-FF를 이용하여 설계하였으며 본 연구에서는 고속 EPLD 소자인 XILINX를 이용하여 위상오차 검출회로를 구성하였다.

일단 위상 검출 회로에서 절대치 형태로 나타난 위상오차양은 VCXO로 전달되기 위하여 적분기를 통과하게 된다. 적분기를 통과함에 따라서 디지털 데이터의 형태로 나타난 위상오차의 양은 그에 비례하는 아나로그 값으로 전환되며, VCXO는 이러한 아나로그 값에 비례하는 주파수를 발생시켜게 된다.

Clock recovery 회로부는 carrier recovery 회로부와 동일한 제어부호에 의해서 제어가 된다. Carrier recovery와 동일하게 일단 decision된 데이터로부터 clock의 위상오차성분이 감출되면 이 값은 아나로그 값으로 변환된다. 아나로그 값으로 변환된 신호는 적분기를 통하여 VCXO를 세이하는 DC 신호가 된다.




그림 16. Decision된 데이터의 bit map

Fig. 16 Bit map of decision data

Clock recovery 제어회로를 설계하기 위하여 우선 II와 QD라는 정의한다. II와 QD는 수신된 신호(PSF를 통과한 후)에 포함된 DC 성분의 양을 의미한다. II와 QD는 2.5V를 기준으로 수신 신호의 진폭치가 2.5V보다 크면 “1”을 취하고 2.5V보다 작으면 “0”을 취한다.

Clock recovery 역시 carrier recovery와 마찬가지로 위상차에 대한 error 신호를 이용하여 가장 큰 위상오차성분을 포함하고 있는 비트는 I_b , Q_b 가 된다.

I_b , Q_b 가 "1"인 경우에는 clock의 위상이 맞기 위해 I_b , Q_b 가 마찬가지로 "1"값을 가져야 하고, I_b , Q_b 가 "0"인 경우에는 clock의 위상이 맞기 위해서 I_b , Q_b 가 "0"을 가져야 한다. I_b , Q_b 와 I_b , Q_b 는 동일한 특성이 있다. 이러한 결과에 따라서 clock 위상성분을 나타내는 신호를 I_{CKI} 라고 할 때 I_{CKI} 는 다음과 같다.

$$I_{CKI} = I_b \oplus I_D, Q_{CKI} = Q_b \oplus Q_D$$

Carrier recovery에서 lock을 나타내는 lock 신호는 clock recovery에서도 이용되며 clock의 lock이 이루어졌는지 아닌지를 나타내고 있다.

$$I_{CKP} = I_b \cdot \overline{I_3} \cdot I_2 + \overline{I_b} \cdot I_3 \cdot \overline{I_2}$$

$$Q_{CKP} = Q_b \cdot \overline{Q_3} \cdot Q_2 + \overline{Q_b} \cdot Q_3 \cdot \overline{Q_2}$$

Lock이 이루어지는 상황에서는 $I_{CKI} = I_b \oplus I_D$.

$Q_{CKI} = Q_b \oplus Q_D$ 의 값에 따라서 I_{CKI} , Q_{CKI} 가 출력되어야 한다.

$$I_{CKI} = I_b \oplus I_D = 1 \text{ 이면 } I_{CKI} = 1 \text{ 이고}$$

$$Q_{CKI} = Q_b \oplus Q_D = 0 \text{ 이면 } Q_{CKI} = 0 \text{ 이다.}$$

만일 lock이 이루어지지 않은 상황에서는 lock을 이루기 위하여 recovery 회로는 I_{CKI} , Q_{CKI} 를 참조하여야 한다.

$$I_{CKP} = (I_b \cdot \overline{I_3} \cdot I_2 + \overline{I_b} \cdot I_3 \cdot \overline{I_2}) \cdot Q_{min} \cdot (I_b \oplus I_D)$$

$$Q_{CKP} = (Q_b \cdot \overline{Q_3} \cdot Q_2 + \overline{Q_b} \cdot Q_3 \cdot \overline{Q_2}) \cdot I_{min} \cdot (Q_b \oplus Q_D)$$

$$I_{CKI} = LOCK \cdot I_{CKI} + \overline{LOCK} \cdot I_{CKP}$$

$$Q_{CKI} = LOCK \cdot Q_{CKI} + \overline{LOCK} \cdot Q_{CKP}$$

이러한 관계를 진리표로 표시하면 표 2와 같다.




그림 17. Clock recovery의 위상감출회로와 세어회로 블럭도

Fig. 17 Block diagram of controller circuit for clock recovery

표 2. Clock recovery의 진리표

Table. 2 Truth table of clock recovery

LOCK	I_{CKP}	I_{CKR}	Q_1	Q_2
0	0	0	Q_0	$Q_0(t+1)$
0	0	1	0	0
0	1	0	Q_0	$Q_0(t+1)$
0	1	1	1	1
1	0	0	Q_0	0
1	0	1	0	0
1	1	0	Q_0	1
1	1	1	1	1

그림 17에는 clock recovery의 위상검출회로와 제어회로를 나타냈다.

IV. 실험 및 결과

그림 18은 복조기 실험을 위한 배치도이다.

복조기 실험을 위해 이용되는 64 QAM 신호는 NI PXI 81 인 vector signal generator를 이용하여 발생시 키고, 인위적으로 반송파를 가변하여 lock의 상황을 측정하였다. 실험에서 사용한 70[MHz] VCXO의 출력특성은 고조파 스파리어스가 적으며 동작전원인 +12[V] 부근에서 균일한 출력을 발생시킬 것이 요구되고 있다.

이것은 70[MHz] VCXO가 carrier의 발생을 위하여 사용되기 때문이다. 사용한 VCXO의 동작 최대전원은 +12[V]까지이며, 동작전원에 비례하는 최대 출력레벨은 +5[dBm]이다. 그림 19는 70[MHz] VCXO의 특성곡선이다.

복조기 성능평가는 주파수의 변화를 나타내는 VCXO의 선형성과 수신된 주파수의 변화에 따른 반송파의 locking 여부로 결정짓는다. 또한 이것을 최종적으로 신호점 부호배치의 형태를 확인하여 신호점의 회전정도에 따라 반송파의 복원에 따른 능력을 판단하게 된다. 그림 20은 정상적으로 carrier recovery가 동작하여 lock이 이루어진 상황하에서의 carrier의 주파수 스펙트럼이다. 인위적으로 입력의 반송파 주파수 범위를 가변하여 측정한 결과, 주파수 offset이 ±5[kHz] 범위내에서 lock되는 것을 확인할 수 있었다.

Clock recovery를 위하여 사용된 27[MHz] VCXO는 3.0[V]에서 5.0[V]까지의 범위에서 선형적으로 비례하는 안정한 출력이 나올 것이 요구된다. 본 연구에서 사용한 27[MHz]의 VCXO는 최대 동작전원이 +8[V]이며 최대 출력레벨은 +9[dBm]이다. 그림 21은 27[MHz] VCXO의 선형 특성곡선이며 그림에서 보는 바와 같이 1[V]~5[V]까지의 범위에서 선형적인 출력이 발생함을 알 수 있다.

그림 22는 클러를 변화시킨 후, 클러의 lock 여부를 측정하기 위한 것으로서 clock recovery가 이루어진 후의 clock의 주파수 스펙트럼이다.




그림 18. 복조기 실험 환경
Fig. 18 Experimental of demodulator




그림 19. 70[MHz] VCXO의 특성곡선(선형특성)
Fig. 19 Linear characteristic curve of 70[MHz] VCXO




그림 20. Recovery된 carrier의 주파수 스펙트럼
Fig. 20 Frequency spectrum of recovered carrier




그림 21. 27[MHz] VCXO의 선형 특성곡선
Fig. 21 Linear characteristic curve of 27[MHz] VCXO




그림 22. Recovery된 clock의 주파수 스펙트럼(Span 500KHz)
Fig. 22 Frequency spectrum of recovered clock(Span 500KHz)

그림 23은 정상적으로 반송파가 lock된 경우의 복조 단에서의 64 QAM eye pattern이다. I, Q 채널에 대한 eye pattern이 깨끗하게 잔여 있음을 확인할 수 있으며, 이를 주파수 offset ± 5kHz 범위내에서 안정한 반송파 성분을 얻을 수 있음을 의미하는 것이다.

그림 24는 반송파가 lock된 상황하에서의 64 QAM의 신호집 부호매체이다. 여기서도 마찬가지로 반송파의 변화에 따른 신호집의 배치형태가 회전형태로 만들 어지는 것이 아니고, 각각의 점(point)에 정확하게 나타나고 있음을 의미하는 것으로 안정된 반송파의 부인 능력을 갖는다고 볼 수 있다.




그림 23. 복조단에서의 64 QAM pattern(I,Q 채널)
Fig. 23 64 QAM eye pattern at demodulation (I,Q channel)




그림 24. 복조된 64 QAM의 신호점 부호배치

Fig. 24 Demodulated 64 QAM signal constellation

V. 결 론

본 연구에서는 DMR(Digital Microwave Radio) STM 1 신호전송을 위한 CCITT G. 707 SDH (Synchronous Digital Hierarchy) 제 1 레벨인 155Mbps 속도의 64 QAM 복조기를 설계, 구현하였다.

복조기 전반의 성능을 좌우하는 carrier recovery는 8 bits A/D 변환기를 이용한 decision feedback carrier recovery 방식을 이용하였으며, clock recovery 회로도 decision feedback 방식을 이용하였다. 또한 PSF(Pulse Shaping Filter)는 7차의 elliptic 필터를 이용하였는데 기존의 연구에서 다른 필터와는 약간의 대역폭 조정(대역폭이 약간 줄어듬) 이외에는 큰 변화가 없어 본 논문에서는 다루지 않았다. Carrier recovery 회로는 8 bits의 변화 데이터중에서 MSB 3 bits는 데이터로 이용하고 나머지 하위 bit를 에러정분 검출을 위한 제어 신호로 이용되는 디지털 방식과 전압 제어 수정발진기와 적분기는 아날로그 방식으로 이용하는 hybrid 형태로 설계, 구현하여 안정한 recovery 성능을 얻었다.

그러나 최근의 추세는 이런 방식 자체를 all digital화하여 ASIC하는 경향을 보이고 있어 이에 대한 추후 연구가 요구된다 하겠다.

참 고 문 헌

- 日本電信電話公社編, 조성준譯, 디지털 마이크로파

通信, 大光文化社, 1989.

- L.J.Greenstein, *Microwave Digital Radio*, IEEE Press, 1988.
- 이대영 외 5인, "SDH무선 시스템의 64 QAM RF MODEM을 위한 DFE구현," 한국통신학회 논문지 19권 5호, 1994. 5.
- I. Frigyes, Z.Sazabo, P.Vanyai, *Digital Microwave Transmission*, Elsevier, 1989.
- K.Feher, *Advanced digital communication*, Englewood Cliffs : Prentice Hall, 1987.
- Roger L.Freeman, *Telecommunication transmission hand book*: John wiley & sons, 1991.
- S. Moridi and H. Sari, "Analysis of four decision feedback carrier recovery loops in the presence of intersymbol interference," *IEEE Trans. commun.*, Vol. Com 33, No. 6, pp 543-550, June, 1985.
- M. K. Simon and J. G. Smith, "Carrier synchronization and detection of QASK signal sets," *IEEE Trans. commun.*, Vol. Com 22, No. 2, pp 98-106, Feb. 1974.
- A. Leclerc and P. Vandamme, "Universal carrier recovery loop for QASK and PSK signal sets," *IEEE Trans. commun.*, Vol. Com 31, No. 1, pp 130-136, Jan. 1983.
- H. Sari, L. Desperben and S. Moridi, "A new class of frequency detectors for carrier recovery in QAM systems," *IEEE ICC*, pp 482-486, Mar. 1986.
- M.C.Jeruchim,P.Balaban,K.S.Shanmugan, *Simulation of communication system* : Plenum, 1992.
- K.Sam Shanmugam, *Digital and analog communication systems* : Wiley, 1985.
- Arthur B.Williams,Fred J.Tylor, *Electronic Filter Design Handbook*, NY: McGraw Hill, 1988.
- 방효창, 장태화, "RF회로의 설계," 월간 전자과학, 1991. 7-10.
- Yoshimasa Daido,Dadao Takenaka,Eisuke Fukuda, Toshiaki Sakane ,Hiroshi Nakamura, "Multi-level QAM Modulation Techniques for Digital Micro wave Radios," *IEEE Journal*, Vol. Sac-5, No.3,April, 1987.

16. Yoichi Saito,Yasuhisa Nakamura," 256QAM Modem for High Capacity Digital Radio System," *IEEE Trans, Vol. Com-34, No.8, August, 1986.*
17. H.Yamamoto,"Advanced 16QAM techniques for digital microwave radios," *IEEE Commun Mag., vol.19, pp.36~45, May, 1981.*

18. Nathan Liskov,Robert Curtis,"Performance of coherent Phase and Amplitude Digital Modulation with carrier recovery noise," *IEEE Trans Comm, Vol. Com-35, No.9, Sep. 1987.*

본 연구는 삼성전자(주)와의 산학협동에 의한 연구개발비의 지원에 의해 이루어진 것임.



方孝昌(Hyo Chang Pang) 정회원
 1965년 1월 12일생
 1984년 3월 ~ 1988년 2월 : 한국 항공대 항공전자 공학과
 졸업(공학사)
 1988년 3월 ~ 1992년 2월: 한국 항공대 대학원 항공전자
 공학과 수료(공학석사)

1993년 3월 ~ 현재 : 한국항공대 대학원 항공전자공학과 박사과정
 1990년 3월 ~ 1992년 7월 : 한국항공대 항공전자공학과 조교
 1992년 3월 ~ 현재 : 대우공업전문대학 전자통신과 시간강사
 1992년 9월 ~ 현재 : 국립천안공업전문대학 전자과 시강강사
 ※주관심분야 : 스캐트럼 화산통신·무선통신을 위한
 Digital Modem

安慶培(Jun Bae Ahn) 정회원
 1987년 3월 ~ 1991년 2월 : 한국 항공대 항공전자 공학과
 졸업(공학사)
 1991년 3월 ~ 1993년 2월 : 한국 항공대 대학원 항공전자공학과 수료(공학석사)
 1993년 3월 ~ 현재 : 삼성전자(주) 기술연구소 연구원
 ※주관심분야 : 마이크로파 통신

李 大 寧 (Dae Young Lee) 정회원
 한국항공대학 항공통신공학과 졸업(공학사)
 경북대학교 대학원 전자공학과 졸업(공학석사)
 삼성전자(주) 통신연구소 수석연구원
 ※주관심분야 : 마이크로파 무선통신, 광전송시스템



趙成俊 (Sung Joon Cho) 정회원

1946年 4月 ~ 1968年 2月 : 韓國航
空대학 항공통신공학
과 졸업(공학사)

1973년 4월 ~ 1975년 2월 : 한양대
학교 대학원 졸업(공
학석사)

1977년 4월 ~ 1981년 3월 : 大阪대학대학원 통신공학과 졸
업(공학박사)

1989년 4월 ~ 1992년 7월 : 海運技術將校

1992년 8월 ~ 현재 : 한국항공대학교 항공통신정보공학과
교수, 한국통신학회 기획이사



金元厚 (Won Hoo Kim) 정회원

1935년 2월 1일생

한국항공대학 항공전자과 졸업(공학
사)

한양대학교 대학원 전자공학과 수료
(공학석사)

경희대학교 대학원 전자공학과 수료
(공학박사)

현재 : 한국항공대학교 항공전자공학과 교수

* 주관심분야 : 스펙트럼 확산 통신, 무선통신 시스템, 항법
전자