Comparison of Parallel CRC Verification Algorithms for ATM Cell Delineation

ATM 셀 경계식별을 위한 병렬 CRC 검증 알고리즘의 비교

In this paper we discuss three algorithms-Direct, Successive, and Recursive-on parallel CRC(Cyclic Redundancy Check) verification. The algorithms are derived by combining the byte-syndromes precomputed from the generator polynomial. These algorithms are compared in terms of the amount of hardware and the speed of operation. Since the algorithms can be generalized easily, we took the ATM cell delineation example for easier description. As an application of the algorithm Recursive, an ATM cell delineation module suitable for STM-1 transmission has been successfully realized through commercially available field programmable gate arrays.

본 논문에서는 병렬적으로 CRC(Cyclic Redundancy Check)를 검증할 수 있는 세가지의 알고리즘-Direct, Successive, and Recursive-를 연구하였다. CRC 검증에 필요한 각 알고리즘의 신드롬은 CRC생성에 사용된 생성다항식으로부터 미리 계산된 보조 신드롬들을 조합함으로써 구해진다. 위 세가지 알고리즘은 구현에 필요한 하드웨어의 양과 전송지연에 따른 동작속도 관점에서 비교되었다. 한편 본 논문의 알고리즘들은 CRC 계산에 관여하는 데이터 바이트 수의 함수형태로 표련될 수 있으므로 이해를 돕기 위해 ATM셀 경계식별 알고리즘을 예로 들어 설명하였다. 세가지 알고리즘 중 가장 구현이 간단한 Recursive 방법을 이용하여 STM-1급 전송에 적합한 ATM셀 경계식별 알고리즘을 계발하고 이를 상용 FPGA로 실제 구현하였다.