

ASIC 설계 교육

李文基

延世大學校 電子工學科 教授

I. 서 론

ASIC(application specific integrated circuit) 기술은 소형화를 통한 원가 절감, 고성능화를 통한 제품 차별화 등을 요구하는 시스템 업체에게 자기 시스템의 특정 회로를 반도체 회로로 집적시켜 반도체 생산업체가 이를 주문 제조 가능하도록 하는 반도체 기술로 기존의 범용 반도체 기술과 달리 사용자 전용 규격의 반도체칩을 생산하는 기술이다. 시스템 업체는 ASIC 기술의 사용자인 동시에 설계자이며, 반도체 생산업체는 단순히 ASIC 설계에 필요한 환경제공과 ASIC 칩 제조에만 참여한다. 그러므로, ASIC 수요 창출은 주로 시스템 업체의 ASIC 활용 능력에 좌우된다고 할 수 있다. ASIC 활용 능력을 키우기 위해서는 능력을 갖춘 인력 양성이 무엇보다도 중요하지만, 현재 국내 대학 교육 과정에서 이를 체계적으로 수행하는 곳은 거의 없는 실정이다. 본고에서는 반도체 산업내의 ASIC 산업의 위치와 외국의 ASIC 교육 현황을 살펴보고, 또한 ASIC 교육의 특성을 고찰하고 연세대학교에서 시행하고 있는 ASIC 교육 사례를 소개하고자 한다.

II. ASIC의 중요성

국내 반도체 산업은 생산 물량 중 90%를 외국에 수출하고, 또한 내수용 반도체의 90%를 수입에 의존하는 생산과 수출입에 있어 심한 불균형을 보이는 이상 구조를 갖고 있다. 그 이유는 수입 반제품을 재가공 후 조립 수출하는 것과 국내에 소요되는 고부가가치 반도체의 상당량을 수입에 의존한다는 사실에서 그 원인을 찾

을 수 있다. 한국산업은행 기술부에 의해 조사 연구된 국내 반도체 산업의 기술 경쟁력 제고 방안에 따르면 국내 반도체 기술의 자급도는 선진국과 비교할 때 설계 기술 40%, 재료기술 10%, 장비 기술 3%에 불과한 것으로 분석 발표되었다. 국내외 반도체 생산구조는 메모리 소자에 편중되어 있고, 특히 DRAM과 같은 메모리 소자는 80년대 이후 세계 반도체 산업의 중심 역할을 더해가고 있다. 그러나, 국내 반도체 산업의 지속적인 발전을 위해서는 메모리소자 보다는 부가가치가 높은 ASIC 산업에도 관심을 기울여야 할 것으로 보인다. ASIC 시장 규모는 88년 74억불로 전체 반도체 수요의 20% 정도였으나, 94년에는 196억불 규모까지 성장하여 90년대에는 전체 반도체 수요에 30~40%를 점할 것으로 보이며 90년대 후반에는 ASIC산업이 반도체 시장의 중추적 역할을 담당할 것으로 예측된다. ASIC 기술은 세트제품의 부품으로서 세트기술 및 수요변화에 능동 대응하기 위한 기술로서 세트제품의 경쟁력 강화 및 회로 기술 보호등에 필수적인 기술이며, 컴퓨터, 통신기기, 계측기기 등 산업용과 VCR, CD, 전자시계 등 민수용 그리고, 전자완구, 로보트, 자동차, 항공기, NC, M/C, 선박 등 전자회로를 채용한 모든 분야에 적용되는 중요 기술이다. 특히, ASIC 기술은 기억소자의 반도체 가공 기술과 마이크로프로세서의 설계 기술이 동시에 요구되는 종합반도체 기술이기도 하다.

III. ASIC 산업 구조와 인력 특성

ASIC 산업은 크게 ASIC 기술을 제공하는 쪽과 ASIC 기술을 사용하는 쪽으로 나누어진다. ASIC 기술의 공급자 측면은 Design Center와 반도체 제조업체를

중심으로 공정 및 packaging 기술, 셀 라이브러리 설계 기술 및 CAD 기술을 제공하고 있으며, ASIC 기술의 이용자 측면은 시스템 제조업체를 중심으로 제공된 ASIC 기술의 장점인 경박단소, 저소비전력, 보안성, 고성능, 신뢰성 및 제작 비용 감소등의 장점을 이용하고 있다. 국내 반도체 산업은 대기업 중심으로 형성되어 메모리 대량 생산에 편중되어 있고, 전체 생산에 일부를 ASIC 생산에 할애하고 있을 뿐아니라 ASIC의 주 고객도 대기업 자체내의 필요 물량을 소화하는데 치중되어 있어 ASIC 기술은 아직도 국내에서는 보편적인 기술로 자리잡았다고 생각하기에는 시기 상조인 것 같다.

ASIC 기술의 보편적 사용에는 사용자 입장에서 많은 장애 요인들이 존재한다. 즉, 현재의 짧은 market window 내에서 설계 실패에 대한 위험 부담은 ASIC의 많은 장점에도 불구하고 기존 standard 칩을 이용한 설계를 계획적으로 선호하게 하는 요인이 되고 있으며, 특히 ASIC 설계용 CAD 툴의 지속적 발전은 이에 병행된 CAD 툴의 지속적인 교육을 사용자에게 요구하므로 새로운 환경에 익숙치 못한 대부분의 설계자들을 ASIC 사용에서 멀리 있게 한다. 반면, ASIC 사용자의 설계 환경인 technical workstation의 비약적인 성능 개선, CAD 툴에 관련된 GUI, DB format 등의 표준화 전진 및 설계 입력 수준의 고급화에 힘입어 ASIC 설계자는 과거의 ASIC 설계 보다 훨씬 줄은 설계 기간, 투자 교육 시간등의 혜택을 누리게 되었다.

국내 ASIC 산업에 요구되는 필요인력은 크게 나누어 ASIC 기술 차립에 필요한 연구를 책임질 연구 인력과 이를 ASIC 기술을 활용해야 하는 시스템 설계 인력으로 구분된다. 특히, 연구 인력의 경우는 전자 관련 대학원을 중심으로 배출된 인력들이 공급되어 일익을 담당하고 있으나, 시스템 설계 인력은 대부분이 standard 칩을 이용한 PCB 설계에 익숙한 인력으로서 ASIC 설계 기법을 새로 배워야 할 필요성을 가진다. 여기에서, ASIC 교육은 기존 PCB 세대의 재교육과 신규 졸업자에 대한 교육으로 구분되어 논의되어야 하며, 특히, ASIC 기술이 시스템 산업의 부가가치에 거여하는 시스템 산업으로서 중요성이 배가됨에 따라 ASIC 기술의 저변 확대를 위해 이에 상응한 교육 프로그램이 시급한 실정이다. ASIC 사용자를 가정한 시스템 설계자에 대한 ASIC 교육은 설계방법론을 중심으로 관련된 CAD 툴을 적절히 활용하는 능력을 배양하는데 중점을 둔 실습위주의 교육과정이 마련되어야 할 것이다.

IV. ASIC 교육 사례

우리나라의 인구 비율에 대한 전자공학 학생 숫자는 한국 인구가 4천 3백만 중 전자공학 전기공학 졸업생 전부 포함해서 일년에 7천여명이고, 미국은 인구 2억 4천 9백만명 중 2만 4천명, 일본은 인구 1억 2천중 2만 1천명으로 인구 1인당 전자공학 졸업생 수는 양적인 의미에서 볼때 이 숫자가 결코 적은 것은 아니다. 그러나, 이들을 수용할 여러 기업체에서는 숫자에 비해 채용해 쓸만한 사람이 없다는 점들이 지적되고 있다. 현재 전자공학 교육 내용중 ASIC 교육과 관련지어 생각할 수 있는 전자회로 과목을 예로 들때 1990년 조사에 의하면 전자회로 교재로서 국내 대학에서 가장 많이 사용되고 있는 교재는 Millman의 Micro Electronics라는 것과 Schilling과 Belove라는 사람이 쓴 Electronics Circuit라고 한다. 이 두 교재는 모두 다 등가회로를 그려 이를 해석하고 여기에서 이득, 입력 impedance 및 출력 impedance 등을 구하는 식으로 대부분의 내용이 쓰여져 있다. 또, 1986년에 조사한 교과과목 중 집적회로 관련 교과목의 경우에는 Device, Physics Oriented 된 과목을 많이 개설하고 있고 집적회로에 대해서는 3학점 내지 6 학점정도로, 그것도 개설되어 있는 학교가 9개 학교에 머물고 있다. 더욱이, 집적회로에 대한 실험을 하고 있는 학교는 얼마되지 않으면서, micro processor, micro computer에 대한 실험은 거의 모든 대학에 개설되어 있으며, 하드웨어, 소프트웨어로 구분되어 많이 강의가 되고 있는 실정이다.

MPC 79

Fall of 1979
82 VLSI System Designs
(124 Designers)
9 Universities

MIT, Caltech, Stanford, U. of Illinois,
U. of Rochester, CMU, U.C. Berkeley,
U. of Washington, U. of Colorado.

Fall of 1979

	Sep.	Oct.	Nov.	Dec.	Jan.
Lecture	6-7 Weeks				
Design		6-7 Weeks			
Fab & Packaging			29days		

그림 1. 79년 미국 대학에서 수행된 MPC

미국과 같은 선진국에서는 이런 부분에 대한 교육이 오래전부터 되왔는데 그림1과 같이 1979년에 MPC라는 project를 강의와 병행해서 수행하여 학생들이 직접 설계, 제작하고 package 까지 해서, 강의가 종료전에 학생들 손에 칩이 와서, 그 칩을 학생들이 특성 측정할 수 있도록 일정 계획이 정확히 유지되며 강의가 진행되었다. 이 때 82개 칩이 설계됐고, 여기에 참여된 학생 수는 모두 124명이며 관련된 학교는 9개 학교나 되었다.

이 일들을 제록스라는 미국의 회사가 주관해서 진행하였고, 그림 2와 같이 80년 봄 학기에도 똑같은 일이 계속되어, 이때는 칩이 171개가 설계, 제작됐고 교수수가 12개로 늘어났지만, 일정계획은 마찬가지로 강의가 끝나기 전에 학생들이 칩을 테스트 할 수 있게 하였다.

MPC580

171 Designs (220 designers)

12 Universities

MIT, Caltech, Stanford, CMU, U.C.B. U. of Col., U. of Illinois, U. of Wash, U. of Rochester, UCLA, Wash. U., U.S.C.

XEROX : VLSI Implementation system

DARPA : Network Communication

MICRO MASK : E-beam Mask

HP : Wafer Fabrication

System Concept : Custom Package.

\$ 500/Project

SPRING 1980

Jan.	Feb.	Mar.	Apr.	May.	June.	July.
VLSI Course						
Design File			30		↑	
Mask				6		↑
1st Wafer					9	↑
Shipment						14

그림 2. 80년 미국대학에서 수행된 MPC

이런 일들이 1979년 미국에서 일어났고 이 일은 지금도 확대되어 계속되고 있다. 여기에 비해서 우리는 그림 3과 같이 1985년에 과학기술처에서 연세대학교 주관으로 국내 최초로 MPC라는 project를 3년동안 수행하였으며, 7개 대학이 참여하여 실제 설계된 칩은 9개, 10개, 9개이며, 첫해에는 wafer fab을 할 수 없었고 두 번째, 세번째는 했다. 그런데 문제는 2년째 project가 86년 8월에 시작해서 87년 7월에 끝나는데 이것의 최종 결과인 칩은 88년에 결과가 나왔고 3년째 즉 마지막 project의 칩은 project가 다 끝나고 일년후에 wafer 가공 결과가 나왔다. 즉, 이 일에 관련됐던 대부분 인원은 대학원 박사과정, 석사과정 학생들이었는데 그들이

학교를 다 떠난 다음에 칩이 학교로 왔다는 것이다. 그 후 그림 4와 같이 과기처에서 이 사업을 3년 더 계속했는데 이때는 한국전자통신연구소 주관으로 일이 진행되어 88년에서 91년 5월에 끝났는데 참여 교수수는 전 MPC에 비해 약간 증가하여, 설계된 것은 11개, 13개, 13개로 첫 해는 wafer fab을 했고 두번째, 세번째에서는 가공치 못했다. 이에 반해 미국에서는 MPC project 이후 MOSIS라는 상설조직을 구성하여 남가주 대학교에 있는 Information Science Institute라는 연구소에 두었고, 이 조직에 참여한 회사는 mask 제조 회사가 12개, wafer 가공 업무를 하는 반도체 회사가 13개 회사, package하는 회사가 4개 회사등이 이 조직에 후원 회사로 연관되어 그림 5와 같이 1982년부터 1990년까지 8년 동안에 13,000 개의 칩을 만들어 학교에 보내주었다. 설계된 칩들 대부분이 대학에서 학생들이 만든 것으로 1990년도에는 한해에 2천개의 chip을 만들었으며 MOSIS를 이용한 학교들이 360개에 달한다. 대학에서 설계 제작된 칩수를 졸업생수 별로 보면, 국내에서 1990년 현재 13개라는 숫자는, 7천명 졸업하는데 13개 설계이고, 2만 4천명의 미국에서는 2천개, 캐나다에서는 251개, 그리고 유럽 공동체에서는 98개의 설계가 완성되어 좋은 비교가 된다. 그러므로, 국내 설계 기술이 65% 수준이며, 부품의 수입 의존도가 57%라는 말은 실

MPC (Multi Project Chip)

Year	Number of School	Number of Design	Wafer Fab
1985.8~1986.7	7	9	No
1986.8~1987.7	7	10	Yes
1987.8~1988.7	7	9	Yes

* FUND : Ministry of Science and Technology

Manager : Lee Moon Key
Yonsei University

그림 3. 국내 MPC 실적

MPW(Multi Project Wafer)

Year	Number of School	Number of Design	Wafer Fab
1988~1989	11	11	Yes
1989~1990	11	13	No
1990~1991	11	13	No

* FUND : Ministry of Science and Technology

Manager : KWACK Myung Shin
ETRI

그림 4. 국내 MPW 실적

MOSIS

(Metal Oxide Semiconductor Implementation)

- Location
Information Sciences Institute
University of Southern California
- FUND : NSF, DOD
- Cooperative company
12 Mask Fabricators
13 Wafer Fabricators
4 Package Assemblers
- ACHIEVEMENT
1982-1990 13000 projects
1990 2000 projects for 360 educational institutes

*.data : IEEE Circuits & Devices, Vol. 7, No. 3, P.6, May 1991.

그림 5. MOSIS 업무와 업적

감할 수 있는 수치이다. 제품의 경쟁력 향상이라는 점에서 전자공학 교육에서 설계의 중요성을 인식하는 것이 필요하다.

V. ASIC 교육 내용

ASIC 교육은 시스템 설계자가 직접 자신의 시스템에 필요한 ASIC 칩을 얻기 위해 ASIC 기술을 사용할 수 있는 능력을 배양시키는 데 있으므로, 당연히 그 교육 내용 또한 이에 맞도록 관련된 이론 뿐만 아니라 ASIC 칩 설계를 직접 해보는 실습과 병행되어야 한다. 그러므로, ASIC 교육은 시스템 응용 능력을 중점 육성하기 위해 이론적인 측면에서는 설계방법론(design methodology)을, 실습내용에서는 ASIC 설계에 필요한 CAD 툴에 대한 체계적인 활용 방법을 중심으로 상호 관련되어 교육해야 한다. 예를 들어, 연세대학교 전자공학과에서는 대학원 석박사 과정을 중심으로 ASIC 설계에 관련된 내용을 교육하고 있다. 이 교육 내용은 ASIC 설계 방법에 대한 교육으로 CMOS 트랜지스터 특성, CMOS 논리 회로 동작, CMOS 공정 기술 개요, 설계 규칙(design rule), 구조적 설계 방식, 레이아웃 스타일 등의 내용과 CAD 툴 교육에 있어서는 설계 단계별 CAD 툴의 개별 기능 파악과 단계별 CAD 툴 상호간의 연결 관계 이해, 레이아웃 스타일에 따른 CAD 툴에 있어서의 설계 방식 차이등의 내용을 중점적으로 지도하고 있다. 특히, ASIC 교육의 최종 평가는 피교육자 스스로 ASIC을 설계하고 제작된 ASIC 칩을 직접 설계 검증하는 term project를 수행한다. 이와같은 ASIC 교




그림 6. ASIC 교육 과정에 적용된 설계 흐름도

표 1. ASIC 설계 교육 과정 내용

Design	CAD
• Introduction To CMOS Circuits	• Schematic Entry
• MOS Transistor Theory	• Logic Synthesis
• CMOS Processing Technology	• HDL-Based Simulation
• Circuit Characterization & Performance Estimation	• Fault Simulation & Test Vector Generation
• CMOS Circuit & Logic Design	• Floorplanning, Placement, Routing
• Structured Design & Testing	• Symbolic Layout & Compaction
• Symbolic Layout Systems	• Layout Verification
• CMOS Subsystem Design	
• System Case Studies	

육과정은 연세대 부설 아식 설계 공동 연구소가 보유하고 있는 워크스테이션 및 CAD 툴등의 제반 기자재를 이용하여 그림6에 표시된 설계 흐름을 중심으로 *이론과 실습을 표1의 교육과정과 같이 병행한 형태로 진행되고

있다. 현재, 이 교육과정은 가용 시설과 기자재등의 제약으로 학부 과정에서는 실시되고 있지 않지만 향후 학부 과정에도 이 교육 내용을 확대하고자 계획하고 있다.

VI. ASIC 교육 활성화를 위한 제안

현재 대학 실험 시간은 실험 kit에 입력을 집어넣고 출력을 측정해서 그림을 그리는 정도로 실험을 끝내는 정도이며, 이 정도의 교육으로 우리가 이구동성으로 말하는 설계기술, 부품의 수입 의존도 해결은 요원하다. 그러므로, 필수적으로 교과목과 실험은 창의력을 고취 시킬 수 있는 환경을 제공하여야 한다. 그러므로, 우리의 ASIC 교육도 직접 설계해서 만들 수 있는 방법을 강구해야 하며, 이 일을 위해 미국의 MOSIS와 같이 각 대학에서 설계자료를 받아 그것을 모아서 편집 후 회사로 보내어 만들어서 다시받아서 각 대학에 배분하는 아주 목적이 뚜렷한 한가지 일반하는 조직을 우리도 갖어야 한다. 이를 위한 하나의 예는 그림 7과 같이 이미 설립된 연세대학교 부설 아식 설계 공동 연구소를 모체로 해서 mask를 만드는 회사, 반도체 회사와 연결하여 각 대학에서는 만든 설계를 모아 편집하여 해당 회사에 보내 칩이 될 수 있도록 하는 조직을 생각할 수 있다. 특히, 이 조직은 그림 8과 같이 각 대학과 연결된 컴퓨




그림 7. 국내 ASIC 설계교육 지원을 위한 조직 구성안

IMPLEMENTATION SERVICE

WORK

- DESIGN FILE TRANSACTION VIA NETWORK
- LAYOUT DESIGN RULE CHECKING
- MERGE & EDIT FILE FOR MPW
- TRANSFER FILE TO MASK FABRICATION
- RELAY MASK TO WAFER FABRICATION
- RECIEVE WAFER
- SHIPMENT OF CHIPS

FACILITY

- CAD SYSTEM WITH SOFTWARE
- ▲ FILE SERVER HOST
- ▲ COMPUTER NETWORK TO UNIVERSITY
- NO WAFER FABRICATION EQUIPMENT

FUND SOURCE : ?

그림 8. ASIC 설계 교육 지원 조직의 업무 및 시설

터 네트워크를 통해 설계 자료를 받아 그 설계 자료에 발생 가능 오류를 확인하고 여러가지 설계 자료를 합하고 편집해서 multi project wafer로 할 수 있는 작업을 하여 이것을 mask 회사로 보내 mask를 만들고 그 mask를 받아서 칩 제조 회사에 보내 칩을 만들어 제작된 칩을 설계한 각 대학으로 배분하는 역할을 수행해야 될 것이다. 따라서, 이 일을 위해 설계 자료의 편집 및 오류 검출을 위한 CAD 시스템과 많은 설계 자료를 처리할 수 있는 대용량의 파일 서버 컴퓨터, 그리고 대학 상호간과 접속하기 위한 컴퓨터 네트워크를 구성함으로써 가능할 것이다. 그리고, 이러한 일은 개인의 연구과제 형태로는 불가능 함이 앞서 MPC, MPW project 예가 보여 준다. 그러므로, 봉사 업무만 하는 조직이 필요하다.

VII. 결 론

전자산업의 발전은 40~50년의 진공관 시대에서 시작하여 트랜지스터 시대를 지나, 초대형 집적회로 시대에 접어들은 지금 우리가 활용 할 수 있는 ASIC 기술은 시스템과 칩사이를 구분하기 어렵게 만들고 있다. 미국의 인텔사가 계획하는 2000년대가 오기전에 칩 하나에 CPU가 4개, 2Mbyte 짜리 캐쉬, floating point 계산을 위한 FPU 2개로 크기가 2.5cm×2.5cm인 250MHz clock의 2000 MIPS의 성능을 갖는 칩개발을 예로 든

다면, 지금은 “시스템=칩”이라는 등식이 성립되는 시대이다. 그러므로, 국내 시스템 업체가 경쟁력 있는 제품을 만들기 위해서 ASIC 기술을 이용하는 시스템 설계 기술 배양이 필수적이다. 또한, 우리도 이제 창의력 위주의 교육, 실현 위주의 교육으로 교과과정을 수정 보완하여 2000대 반도체산업의 중심 기술이 될 ASIC 산업을 열어 갈 핵심 설계 인력을 배출 할 수 있도록 환경 조성을 해야겠다.

参考文献

- [1] 동아일보, “기술 개발로 살 길 찾자”, 1991.9.10. 사설
- [2] 한국경제신문, 전자공업진흥회 실태조사, 1991.7. 15.
- [3] 이문기, “대학에서의 VLSI 교육현황”, 전자공학회지, 제11권 제4호, pp.28-35, 1984.

- [4] 이문기, “미국대학에서의 VLSI 연구”, 전자공학회지, 제10권 제1호, pp.19-22, 1983.
- [5] 장수영, “전자공학과 및 관련 학과의 교육 프로그램 개발 연구”, 대한전자공학회 전자공학교육, pp. 99-188, Dec. 1990.
- [6] 장수영, “첨단 기술개발을 위한 고급 기술인력 양성 전략”, 전자공학회지, 제18권 제9호, pp.65-71, 1991.
- [7] 이문기, “다목적 공동설계 연구”, 과학기술처, 1988.
- [8] D.W.Boulin, IEEE Circuits and Device, vol.7, no. 6, pp.6-7, July 1991.
- [9] Intel News Letter, vol.24, Spring, pp.11-15, 1991.
- [10] 이문기, “마이크로-일렉트로닉스 시스템 설계교육”, 대한전자공학회 전자공학교육, 제4권 제1호, 1991.12. 

筆者紹介



李文基

1941年 8月 23日生
 1965年 연세대학교 전기공학과 (학사)
 1967年 연세대학교 전자공학과 (석사)
 1973年 연세대학교 전자공학과 (박사)

1970年～1976年 경희대학교 전자공학과 교수
 1976年～1980年 Univ. of Oklahoma 연구소 연구원
 1980年～1982年 한국전자기술연구소(현 ETRI) 책임 연구원
 1982年～현재 연세대학교 전자공학과 교수

주관심 분야 : VLSI 설계 및 CAD