A Proposal of State Reduction Algorithm and the Development of a Graphic Editor for State Machine Synthesizer

상태합성기 설계를 위한 상태축소 알고리듬 제안 및 그래픽 에디터 개발에 관한 연구

  • 이근만 (한양대학교 전자공학과) ;
  • 임인칠 (한양대학교 전자공학과)
  • Published : 1992.04.01

Abstract

In this paper, we developed a Graphic Editor which automatically translated the state transition graph into state CHDL. Also, an algorithm for efficient state minimization is presented to reduce the redundancy state transition table.

본 논문에서는 상태합성기 설계를 위하여 상태그래프를 자동으로 CHDL로 변환하는 그래픽 에디터를 개발하였다. 또한 FSN 합성과정 중에 상태테이블의 중독상태를 제거 할 수 있는, 구성이 간단하고 빠른 시간내에 최소해를 구할 수 있는 상태축소 알고리즘을 제안하였다.

Keywords