

전자·전기분야특허출원공고안내 (제91회)

<참고자료 : 「특허공보」 특허청 발행>

공고번호	발행 호수	발명의명칭	출원번호	출원인	
				국명	성명 또는 명칭
'91-53499	2388	워드프로세싱 합성문자 처리방법	86-4381	미국	하니웰 인포메이숀 시스템즈 인코퍼레이티드
5367	2389	CRT 플라즈마 디스플레이 장치용 콘트롤러	88-7432	일본	가부시끼 가이샤 도시바
5371	2389	초고속 반도체 소자의 제조방법	88-10463	한국	한국전자통신연구소
5382	2390	퍼스널 컴퓨터 팩시밀리장치	89-4176	한국	삼성전자(주)
5451	2393	접지 저항 저감제	89-7150	한국	김광식
5482	2394	음성기억장치	88-6626	일본	가부시끼 가이샤 도시바
5511	2395	프로그래머블 콘트롤러 출력부의 오동작 보호회로	89-5084	한국	삼성항공산업(주)
5586	2398	반도체 메모리장치	89-3126	한국	삼성전자(주)
5588	"	논리회로	88-9991	일본	가부시끼 가이샤 도시바
5598	2399	레벨 변환기를 구비한 반도체 메모리 장치	88-14125	"	후지쯔 가부시끼 가이샤

발명의 상세한 설명

5349) 워드프로세싱 합성문자 처리방법

본 발명은 워드프로세싱을 실행하기 위한 방법에 관한 것으로, 특히 합성문자 처리 및 출력방법에 관한 것이다.

일반 워드프로세싱 시스템들을 오퍼레이터가 텍스트를 시스템에 입력시키고 이어서 그 텍스트를 편집하고 수정하고, 그 텍스트를 매트릭스 프린터, 레터 퀄리티(Letter Quality) 프린터, 라인 프린터 혹은 레이저 프린터와 같은 출력장치를 사용해서 프린트할 수 있도록 되어 있다. 상기의 출력장치 대부분이 정보에 관한 라인을 프린트할 때 발생할 수 있는 고정된 문자세트를 갖는다. 상기 문자세트들은 폰트(Font)로써 공지되고, 196문자, 96문자 혹은 상기 폰

트내의 문자그래픽의 기 설정 문자수를 갖을 수 있는 프린터와 같은 특수장치에 의존한다. 이러한 폰트들 중 하나는 여러기능 문자뿐 아니라 상부 및 하부 케이스 문자들을 정의한다.

따라서, 본 발명의 목적은 2개 이상의 혼존 문자들로 구성되는 새로운 문자구조로 출력장치의 한정된 문자세트를 확장시킬 수 있는 방법을 제공하며 합성문자를 이루는 개별문자들 간의 수평위치를 설정할 수 있는 합성문자들을 생성하는 방법을 제공하고 합성문자를 이루는 개별문자들 간의 수직위치를 설정할 수 있는 합성문자들을 생성하는 방법을 제공하는데 있다.

또한 문자들이 프린트될 때 특정출력장치에 무관한 합성문자 처리방법을 제공하는 것이며 처리시간을 최소로하는 합성문자 처리방법을

제공하는 것이다.

5367) CRT/플라즈마 디스플레이 장치용 디스플레이 콘트롤러

본 발명은 CRT/플라즈마 디스플레이 장치용 디스플레이 콘트롤러에 관한 것이다.

마이크로컴퓨터가 개발됨에 따라, 다양한 퍼스널 컴퓨터가 개발되었다. 이러한 마이크로컴퓨터의 디스플레이 장치는 플라즈마 디스플레이 장치를 사용한다. 이 플라즈마 디스플레이 장치는 CRT 디스플레이 장치용 디스플레이 콘트롤러(이하 CRT 콘트롤러로 언급됨)에 의해 제어된다.

한편, 디스플레이 장치로는 음극선관(CRT) 디스플레이 장치가 널리 사용되었다. 따라서, 다양한 응용프로그램들이 상기 CRT 디스플레이 장치에 맞게 개발되었었다. 이러한 소프트웨어 자원에 효과적인 요구가 발생되었다. 즉, 플라즈마 디스플레이 장치는 주 디스플레이 장치로서 사용되고 CRT 디스플레이 장치는 선택적으로 사용될 수 있는 것이므로, 이 2가지 유형의 디스플레이 장치들은 응용프로그램에 따라 선택적으로 사용된다. 이 경우에 있어서 CRT 디스플레이 장치용 응용 프로그램이 플라즈마 디스플레이 장치를 사용하여 디스플레이 될 때, 컬러 디스플레이에는 때때로 방해를 받는다.

본 발명의 목적은 CRT/플라즈마 디스플레이 장치 즉, 응용 프로그램이 컬러 데이터와 일치하는 CRT 디스플레이 장치에 맞게 발생되는 컬러 CRT 디스플레이 장치와, 계조 레벨들을 변경시켜 프로그램을 디스플레이하여 컬러데이터가 서로 구별될 수 있는 플라즈마 디스플레이 장치에 사용되는 디스플레이 콘트롤러를 제공하고자 하는 것이다.

5371) 초고속 반도체 소자의 제조방법

본 발명은 고속 반도체 소자의 제조방법에 관한 것으로, 특히 통신용 접적회로나 컴퓨터

의 중앙처리장치 등 빠른 속도의 특성을 요하는 회로에 사용되는 바이폴라 트랜지스터인 초고속 반도체 소자의 제조방법에 관한 것이다.

종래의 바이폴라 공정기술은 제1도에 도시한 바와 같이 PN 접합분리(101) 방법에 의한 측면확산과 깊은 접합깊이, 측면 공핍층 존재 및 넓은 에미터 면적 등으로 인해 소자 자체의 용량성분인 저항성분이 커지게 되어 반도체 소자의 동작속도 및 전력소모 측면에서 좋은 특성을 얻을 수 없는 문제점이 있었다.

이와 같은 문제점을 해결하기 위하여 PSA (Polysilicon Self-Aligned) 라 불리는 기술들이 속속 연구 발표되고 있지만 이 PSA 기술은 종래의 바이폴라 공정과는 전혀 다른 새로운 기술이다.

즉 제2도에 도시한 PSA 방법에 의해 만들어진 바이폴라 트랜지스터의 단면도처럼 LOCOS (Local Oxidation off Silicon) 나 SWAMI (Side Wall Masked Isolation) 및 TRE NCH(홈 : 溝) 등에 의한 산화막 격리기술과 다결정 실리콘 형성기술(103) (103'), 얇은 단결정 실리콘 성정기술 및 미세패턴 형성기술 등을 사용하여 베이스와 에미터 영역을 한개의 마스크로써 이루어지게 하며 상기 베이스와 에미터 접점사이(104)를 $0.4\mu m$ 이하로 형성시킨다.

이 방법을 사용하여 트랜지스터를 제작한 경우 마스크 오정렬(Misalign)에 의한 영향을 고려할 필요가 없을 뿐만 아니라, 에미터 및 베이스 전극의 접촉면에 얇은 산화막 하나를 사이에 두고 형성되므로 소자의 수평면적을 줄일 수 있으므로 접합용량을 비롯한 불필요한 용량성분이 감소되며, 비활성 베이스 영역에 의한 베이스 직렬저항의 감소 등으로 인하여 고속 스위칭 특성 및 높은 차단 주파수 등을 얻을 수 있다.

5382) 퍼스널 컴퓨터 팩시밀리장치

본 발명은 공중 전화망을 통한 팩시밀리(Fac

simile) 통신장치에 관한 것으로, 특히 퍼스널 컴퓨터(Personal Computer : 이하 PC라 칭함) 팩시밀리간의 정보교환장치에 관한 것이다.

일반적인 팩시밀리장치는 제1도와 같이 전송할 문서를 스캐너(Scanner) (1a)에서 읽어 들이게 되며, 중앙처리장치 및 구동회로부(3a)에서 압축 코딩(Coding) 하여 팩스모뎀(FAX MO DEM) (4a)을 통해 변조한 후 라인 인터페이스(Line Interface) (5a)를 통해 상대편 팩시밀리로 전송하게 된다. 또한 수신시에는 팩스모뎀(4a)을 통해 들어오는 신호를 복조하여 디지털(Digital) 신호로 변화한 후 중앙처리장치 및 구동회로부(3a)에서 디코딩(Decoding) 하여 프린터(Printer) (2)를 통하여 프린팅하게 된다. 여기서 공중전화망을 통한 팩시밀리 통신은 팩시밀리와 팩시밀리간에 이루어짐은 물론이고 PC 팩스와 팩시밀리간의 정보통신도 가능한데 종래의 PC팩스와 팩시밀리간의 정보통신을 하기 위해 설명한다. 먼저 상대방과 서로 데이터를 교신하는데 있어서 PC에서 팩스 중앙처리장치로 데이터를 보낼시 PC인터페이스에 의해 보내어지는데 이 명령을 하는 동안 팩스 중앙처리장치는 계속 명령을 받아야 하기 때문에 팩스 중앙처리장치 자체의 기능을 못하게 된다. 상기 계속 명령이 들어오고 있다는 것은 PC인터페이스에 의해 제어를 받는다. 또한 팩스 중앙처리장치가 PC로 명령을 줄때 PC인터페이스에 의해 PC는 다른 프로그램을 수행하지 못하고 계속 일정 명령을 기다리게 된다. 그래서 팩스 중앙처리장치나 PC중 어느 한쪽에서 명령을 줄때 명령을 받은 쪽은 명령을 받는 기능외에 다른 기능을 수행할 수가 없어 상대편 구동에 침해를 주는 문제점이 있었다.

따라서 본 발명의 목적은 PC를 이용하여 문서 그림 등의 정보를 직접 팩시밀리와 송·수신할 수 있는 퍼스널 컴퓨터 팩시밀리장치를 제공함에 있으며, 팩시밀리나 PC중 어느 한쪽에서 명령을 줄때 상대편 구동에 침해를 주지 않도록 할 수 있는 퍼스널 컴퓨터 팩시밀리장

치를 제공함에 있다.

5451) 접지 저항 저감제

본 발명은 송전선로 등의 역설락사고를 방지하기 위하여 뇌격에 의한 탑각(塔脚) 접지저항을 간단하고, 보다 효과적으로 저감시키는 접지저항 저감제(이하, 접지저감제라 함)에 관한 것으로 특히 첨탑에 놔 서어지(雷 Surge) 등의 대전류가 유입시 초기에 놔 서어지 전압을 빨리 소멸시킬 수 있게 하고, 또한 내구성과 강도를 더욱 향상시킴과 접지극(매설지선, 접지동봉 등)과 대지간에 이온에 의해 전해작용을 방지토록하여 접지극이 전식(電食) 도지 않도록 함에 주안점을 둔 것이다.

종래에 접지저항 저감 보조제로서 무기화합물인 아스톤(상품명)이 사용되었으나, 그 특성상 접지저항 저감효과의 지속성이 없고, 또한 마사토(磨砂土)나, 연암(軟岩) 등이 많아 대지고유저항이 대단히 높기 때문에 첨탑 등의 접지저항지를 규정치 이하로 낮추기 위하여 현재에는 매설지선이나, 접지봉의 포설에 의한 방법이 사용되고 있으나, 시공작업의 어려움은 물론 접지저항의 저감효과도 만족스럽지 못하였다.

본 발명은 상술한 종래의 제반결점을 해결하기 위하여 탄소가 우수한 전기도전재로서 부식성이 없으면서도 수분을 흡착하는 성질을 이용하여 본 접지저감제의 도전요소(導電要素)로 채택하고 또한 경화후 내구성과 강도를 유지할 수 있도록 시멘트와 혼합하여 본 발명의 효과를 얻을 수 있도록 한 것이다.

5482) 음성기억장치

본 발명은 음성을 이용해서 어학 또는 음악 등의 연습용의 음성기억장치 특히 휴대용으로 적장한 음성기억장치에 관한 것이다.

요즈음 국내에서는 국제화 물결의 고조에 따라 외국어에 대한 관심이 높아져 있어 외국어 회화를 언제라도 연습할 수 있는 휴대형 음성

기억장치로 된 어학연습기가 고려되고 있다.

이와 같은 어학연습기로는 전부터 일련의 문장에 대응한 하나의 음성데이터를 녹음한 자기카드와 이 자기카드의 음성데이터를 이어폰 등을 통해 재생음으로 다시 출력하는 재생제어장치를 조합한 것이 고려되고 있고 전술의 재생제어장치는 구체적으로는 자기카드의 삽입에 따라 그 자기 카드에서 음성데이터를 읽어내어 내부 기억장치로 보내고 그 내부 기억장치에 기억된 음성데이터를 재생음으로 출력하도록 되어 있다.

앞에서 말한 종래의 구성에서는 한매의 자기카드에 하나의 문장에 대응된 음성데이터가 기억되어 있을 뿐이므로 다수의 문장에 대응된 회화의 연습을 위해서는 여러매의 자기카드를 휴대할 필요가 있어 실제 사용상에서는 불편하다.

또 자기카드는 자계에 의한 영향을 받기 쉽다는 결점이 있으므로 또 자석이 근처에 놓이지 않도록 하는 등의 주의를 기울일 필요가 있어 간편성의 면에 있어서 바람직한 것이라고는 말할 수 없다.

또 재생제어장치는 자기카드에 기억된 음성데이터를 재생할 뿐이므로 예를들면 재생음과 자기 발생음과의 음성비교연습을 실행하는 경우에는 부적합하다는 결점이 있었다.

본 발명은 전술한 사정을 감안해 만들어진 것으로 그 목적은 휴대성 및 휴대시의 사용성을 향상시켜 음성에 의한 어학 등의 연습을 효율적으로 실행함과 동시에 수명에 대한 신뢰성도 높일 수 있고 또 음성비교연습을 간단하게 실행할 수 있는 등의 효과를 음성기억장치를 제공하는데 있다.

5511) 프로그래머블 콘트롤러 출력부의 자동작 보호회로

본 발명은 프로그래머블 콘트롤러(Programmable controller)의 출력장치에 관한 것으로, 특히 출력장치의 동작상 이상이 발생시 프로그래

머블 콘트롤러(이하 “PLC”라 칭함)의 전체의 동작을 정지시키도록 제어함과 동시에 이상상태를 표시할 수 있도록 하는 프로그래머블 콘트롤러 출력부의 자동작 보호회로에 관한 것이다. 일반적으로 PLC는 디지털(Digital) 또는 아날로그(Analog) 입출력장치를 통하여 논리연산 · 순서제어 · 타이머 · 카운터 · 산술연산 등을 수행할 수 있도록 특정한 명령어로 메모리에 프로그램하여 기계나 프로세서를 제어하는 디지털 동작의 전자장치이다. 이 장치를 콘베이어 제어, NC공작기계제어, 자동창고, 도금라인, 사출기 등에 적용되고 있는 공장자동화에 필수적인 산업자동화기이다.

상기와 같은 필요성에 의해 PLC의 출력장치로서 다양한 모델이 종래에 사용되어 왔었으나, 이와 같은 출력장치에 있어서 제1도에 도시된 바와 같이 PLC의 CPU(1)에서 제2도와 같은 방식으로 출력된 어드레스, 제어, 데이터신호가 일방적으로, 어드레시블 래치(Addressable Latch) (2)에 입력된다. 상기 어드레시블 래치(2)에 입력된 신호는 순차적으로 드라이버(Driver) (3)에 가하면서 출력장치의 일부분인 릴레이(4)를 구동시키고, 동시에 LED(5a-5c)를 구동시키게 되어 있다. 그런데 PLC의 CPU(1)에서 런(RUN)동작중에 출력된 신호들이 래치(2)로 정상적으로 입력되었음에도 불구하고 래치(2)의 불량, 드라이버(3)불량 등으로 출력이 나오지 않을 때 종래 장치에서는 LED(5a-5c)만 구동되지 않거나 원하지 않는 출력이 나올 수 있는데, 이때 PLC 자체의 출력동작을 멈추지 못 하므로 동작의 심각한 요인을 넣을 수 있다.

즉, CPU(1)에서 출력된 신호는 정상인데도 출력장치에 소요되는 부품불량으로 출력이 오동작할 경우 PLC동작을 멈추지 못하면 PLC를 사용한 시스템에 나쁜 영향을 끼칠 수 있다. 또한 종래 출력장치는 출력표시장치인 LED(5a-5c)가 릴레이(4a-4c)에 병렬로 연결되어 있어서 LED(5a-5c)가 디스플레이 됨에도 불구하고 릴레이가 턴온(Turn on)되지 않는 등 출력표시에

문제가 있다.

따라서 본 발명의 목적은 PLC에서 출력된 신호가 정상임에도 불구하고 출력장치가 오동작할 때 전체의 동작을 멈출 수 있도록 하고 표시장치를 출력장치의 최종단에 연결하여 상태를 정확히 디스플레이할 수 있는 회로를 제공함에 있다.

5586) 반도체 메모리 장치

본 발명은 반도체 메모리장치에 관한 것으로, 특히 메모리 셀 어레이중 발생된 불량 셀 어레이를 리던던트 셀 어레이로 대치할 수 있는 반도체 메모리장치에 관한 것이다.

최근 고밀도 반도체 메모리장치들은 제조공정시 메모리 셀 어레이내의 노말 메모리 셀의 결함으로 인한 생산 수율의 저하를 방지하기 위해 리던던시(Redundancy) 기법을 널리 사용하고 있다. 리던던시 기법은 동일 칩상에 노말 메모리 셀 어레이 이외에 예비 메모리 셀 어레이를 설치하여 노말 메모리 셀 어레이내의 어떤 메모리 셀에 결함이 발생하면, 결함이 있는 메모리 셀을 포함하는 행(또는 열)을 결함이 없는 예비 메모리 셀을 포함하는 행(또는 열)로 대치하는 것이다. 즉, 메모리 셀 어레이내의 결함이 있는 셀을 결함이 없는 예비 메모리 셀로 대체하는 방법은 결함이 있는 노말 메모리 셀의 행(또는 열)을 전기적 또는 물리적으로 끊고 리던던트 셀의 행(또는 열)이 결함이 있는 행(또는 열)의 메모리 셀을 선택하는 어드레스신호에 의해 선택되도록 함으로써 실현된다.

또한 최근 반도체 메모리장치의 고집적, 고속화 및 저소비전력의 요구에 따라 메모리소자로 작은 면적과 어레이가 많이 분할되는 추세이다. 이 경우 메모리소자의 면적이 작아지고 각수는 증가하게 된다.

5588) 논리회로

본 발명은 저소비전력이면서 고속으로 동작되도록 된 논리회로에 관한 것이다.

일반적으로 고속성 및 고부하구동 능력이 요구되어진 논리회로로는 TTL형식의 논리회로가 널리 쓰여지고 있다. 제1도는 TTL형식의 낸드게이트회로의 구성을 나타낸 회로도로서, 즉 낸드게이트회로에서 베이스전극이 다이오드(D1)를 거쳐 입력단자(A)에 접속되어 있음과 더불어 다이오드(D2)를 거쳐 입력단자(B)엔 접속되어진 NPN형 속트키장벽바이폴러트랜지스터(Q1)의 애미터전극에는 NPN형 속트키장벽바이폴러트랜지스터(Q2)의 베이스전극이 접속되어 있고, 이 NPN형 속트키장벽바이폴러트랜지스터(Q2)의 상기 NPN형 속트키장벽바이폴러트랜지스터(Q1)의 온/오프에 의해 도통제어되고 있다. 이어 상기 NPN형 속트키장벽바이폴러트랜지스터(Q2)의 콜렉터전극과 전압원단자(Vcc)사이에는 저항(R1)이 끼워져 있고, 이 저항(R1)으로 흐르고 있는 전류는 상기 NPN형 속트키장벽바이폴러트랜지스터(Q2)의 온/오프에 의해 제어되고 있다. 또 NPN형 속트키장벽바이폴러트랜지스터(Q2)의 콜렉터전극에는 NPN형 속트키장벽바이폴러트랜지스터(Q3)의 베이스전극이 접속되고 있고, 이 NPN형 속트키장벽바이폴러트랜지스터(Q3)에는 NPN형 바이폴러트랜지스터(Q4)가 달링톤 접속되어 출력단자(OUT)가 접속되어 있다.

이에 본 발명은 상기와 같은 문제점을 해결하기 위해 발명된 것으로, 저소비전력이면서 고속으로 동작될 수 있고, 또 출력의 파형형태를 임의적으로 변경시킬 수 있도록된 논리회로를 제공함에 그 목적이 있다.

5598) 레벨변환기를 구비한 반도체 메모리장치

본 발명은 레벨 변환기를 구비한 반도체 메모리 장치에 관한 것이다. 특히, 그안에 기억된 데이터에 따라 어드레스 비트신호의 반전 혹은 비반전을 제어하기 위하여 회로에서 공급된 제어신호의 전위레벨(예를들어, 결합메모리

셀을 갖는 표준 메모리 셀 어레이의 일부분에 대응하는 어드레스 비트의 논리레벨)에 따라서 레벨 변환기로부터 공급된 서로 상보하는 한쌍의 출력신호의 전위레벨이 변화(즉, 반전)되는 레벨 변환기를 구비한 반도체 메모리 장치에 관한 것이다.

따라서, 소정의 어드레스(예를들어, 소정의 행어드레스)에 대응하는 표준 메모리 셀 어레이의 일부분은 각각의 레벨 변환기로부터 공급된 어드레스 비트신호의 전위 레벨에 따라서 디코더 회로를 통하여 선택되며, 이때 입력 어드레스 비트신호의 적어도 일 논리레벨은 대응 제어회로에 기억된 데이터와 일치하지 않는다. 더우기, 용장도 메모리 셀 어레이는 결합 메모리 셀을 갖는 표준 메모리 셀 어레이의 일부분 대신에 표준 메모리 셀 어레이로부터 용장도 메모리 셀 어레이로의 스위치를 제어하기 위한 회로를 통하여 선택되며, 이때 입력 어드레스

비트신호의 각 논리레벨은 대응 제어회로에 기억된 데이터와 일치한다.

본 발명은 상기 문제점을 해결하기 위한 것이며, 따라서 본 발명의 주목적은 어드레스 버퍼회로에 가해진 전원전위에 대한 마진을 증가시키고, 어드레스 버퍼회로로부터 레벨 변화기에 공급된 출력신호의 로우 전위레벨을 낮게 하여, 따라서 상기 제어신호에 근거한 어드레스 비트신호의 반전 혹은 비반전이 레벨 변환기내에서 제어될 수 이싸는 회로로써 레벨 변환기를 구성함에 의하여 더욱기 이러한 형태의 메모리 장치에 사용되는 어드레스 버퍼회로가 어드레스 비트신호 및 기준신호가 입력되는 에미터 결합 논리게이트만을 포함하는 통상의 현재 스위치 구성을 가질 수 있게 함에 의하여 레벨 변환기의 레벨 변환속도를 향상시키는 것이다.

