CMOS 기술을 이용한 신경회로망의 VLSI 구현

VLSI Implementation of Neural Networks Using CMOS Technology

본 논문은 단층 perceptron과 새로 개발한 비대칭 궤환형 신경회로망 모델을 CMOS VLSI로 구현 하는 방법에 관한 연구로써, boolean 식과 산술 연산을 수행할 수 있는 50여개의 칩을 이중 금속 2마이크로메터 설계 규칙에 의해 설계하였으며 제작중에 있다. 이들 칩은 문자 인식, 디지털 처리 및 신경회로망 컴퓨터에 기본 칩으로 사용할 수 있도록 개발되었다.

We describe how single layer perceptrons and new nonsymmetry feedback type neural networks can be implemented by VLSI CMOS technology. The network described provides a flexible tool for evaluation of boolean expressions and arithmetic equations. About 50 CMOS VLSI chips with an architecture based on two neural networks have been designed and me being fabricated by 2-micrometer double metal design rules. These chips have been developed to study the potential of neural network models for the use in character recognition and for a neural compute.