


半導體 材料의 研究 開發動向



成 英 權

高麗大 電氣工学科 教授/工博


오늘날의 반도체 공학은
SI 프로세스 기술의 경이적인
발전으로 여러 분야에 파급효과를
미치게 되어 앞으로도 소재로서의 SI의
한계성이 엿보이나 그래도 SI 재료가
견인차가 되어 ULSI 시대의
반도체 산업을 선도해
나아갈 것으로 본다.

1. 半導体 材料 活用의 現況

오늘날 超小形化 高集積화로 이루어진 Mega DRAM을 위주로 VLSI 시대를 맞이한 반도체 산업발전의 근원은 그 스타재료인 Si의 精製와 結晶의 완전성을 둘러싼 素材 準備技術과 材料 組成技術의 발달에 있음은 再言할 바가 아니다. 아울러 Si에 국한될 뿐만아니라 Si에 잇따라 Si에 없는 우수한 특징을 지닌 III-V族이나 II-VI族의 원소로 이루어진 GaAs 등의 화합물 반도체 등이 실용화됨에 따라 Si IC에서 실현 곤란한 超高速·超高周波 분야를 비롯하여 Optoelectronics나 Mechatronics라는 새로운 機能素子의 분야가 출현되고 이들 機能素子의 진보와 그 집적화에 의한 Seeds와 System工學에서의 Needs에의 結合에 의해 <그림 1>에 圖示한 바와 같이 새로운 기술 분야가 탄생하게 되어 오늘날에는 次世代 素子로서 극도로 발달한 微細 가공기술에 힘입어 물질구조를 原子層 order로 제어할 수 있을 만큼의

-) 평면적인 IC를 立体化시켜 3 차원에 의 한 積層機能 集積素子인 3次元 素子
 -) 現用의 반도체 薄膜을 積層시켜 새로운 재료를 人工的으로 창조하여 보다 고도의 성능을 지니게 한 超格子 素子
 -) 방사선 高溫 및 기계적 振動 등에 강한 耐環境 強化素子
- 등의 개발에 박차를 가하고 있다.

이와 같은 半導体 産業의 발달은 多種多樣한 주변산업, 특히 재료공학에 의해 성립되며 이들 주변산업의 기술개발이 수반하지 않으면 半導体 産業의 진전한 발전을 이룰 수 없다. 참고로 半導体 工學의 주된 공정과 그곳에 사용되는 消耗材料를 예시하면 <그림 2>와 같다. 즉 전공정에서는 Resist 등의 有機高分子材料, Etching에 사용되는 각종 가스나 藥品, 洗淨에 사용되



우리나라도 하루바삐 신뢰성 높은 Silicide기술의 확립이 요망된다.




그림 1 재료 과학과 시스템 공학의 결합에 의해 신기술 분야 탄생에의 발전 과정

는 有機溶劑, 超純水, sputter나 증착에 사용되는 금속류 등이며 또 後工程에서도 Lead Frame Lead Bonding 용의 금속, 封入이나 Die Bonding에 사용되는 樹脂, Mold 型 이외의 Package 용의 Ceramics나 금속 등 化學關係나 金屬關係의 산업과의 연계성이 강하며 이들의 재료에도 超高純度를 비롯하여 微細化 高集積화와 더불어 재료로서의 기술개발이 반도체 분야의 발달에 맞추어 진행되고 있다. 그러나 이들 周邊產業 技術開發도 高性能이고廉價인 半導體部品의 개발 없이 불가능하다.

이와 같이 새로운 材料部品을 생산해 나아가는 개발과정을 거쳐 오늘날의 ULSI 時代를 맞이하였으나 이와 같은 반도체 산업을 이끌어온 반도체 재료의 Key Technology는前述한 바와 같이 Si-Technology이다.

즉 오늘날의 電子工業을 대중화시킨 Si 半導体는 반도체 素子의 高集積化, 高性能化에 디바이스의 實效적인 치수가 $1/10 \mu\text{m}$ 정도로 되어 素子動作上 量子論의 한계를 지닐지언정 아직도 그 核心材料는 역시 Si이며 그 우수한 特성과 Cost Merit 면에서 보아도 Si-Technology 를




그림 2 반도체 제품의 주된 제조공정과 소모 재료의 예시

중심으로 앞으로의 ULSI도 전개해 나아가리라 본다.

가령 III-V族 半導体인 GaAs의 경우 본질적으로 그 基板이 半絕緣性이므로 많은 素子의 배치가 가능하고 素子間의 전기적 絶緣分離 및 絶緣이 용이하나 基板缺陷이 많고 쪼개지기 쉬워 기판의 大型化가 곤란하고 더욱 중요한 缺陷은 III-V族 半導体에서는 良質의 酸化膜을 얻지 못하기 때문에 MOS 구조의 형성이 어려워 고속신호처리나 光通信 등 特殊用途에만 활용되는 등 자연히 제한이 가해질 뿐만 아니라 稀有金属의 Ga을 사용하기 때문에 대단히 고가이다. 이에 반해 Si는 대단히 우수한 성능과 加工性을 지니며 아직도 지구상의 埋藏量도 28%로 莫大하다.

따라서 앞으로도 Si-Technology가 메모리를 索引力으로 발전해 나아갈 것이며 이로 인해 開発된 프로세스 기술은 微細化 가공기술 발달에 隨伴하여 가공치수가 可視光波長 범위에 들어가 薄膜두께가 原子層의 數로서 計測될 정도에 達하게 되어 새로운 Si 機能 디바이스가 출현되리라고 본다. 아울러 各種需要의 다양성에 對應하여 高附価值를 얻기 위한 ASIC (Application Specified IC)도 Gate Array와 Standard

Cell을 中心으로 더욱 高集積化 ASIC가 다양하게 개발되리라 본다.

한편 LSI의 高集積化가 진행됨에 따라 素子 치수나 配線幅 등이 작아지고 동시에 칩 치수가 커짐에 따라 配線은 길어진다. 따라서 配線抵抗에 의한 신호 Delay 또는 減襄가 문제가 되어 현존하는 Poly Si에서는 2층 또는 3층으로 하여 集積密度를 개선하는 등 여러방식이 試圖되고 있으나 저항이 높기 때문에 그 對応이 곤란하다. 이의 對案으로 등장한 것이 抵抗이 Poly-Si보다 1 order 낮고 프로세스의 高溫에도 견디는 高融點 金屬-Si의 화합물인 Silicide로서 LSI에의 응용이 試圖되고 있다. 물론 이것에도 Electromigration 對策 등 여러 문제점이 내포되고 있으나 여러 각도로 실용화가 검토되고 있다. Electromigration

따라서 여기서는 여러가지 尖端半導体 材料中 신형 材料를 중심으로 Si 半導体 Hetero 구조와 金屬 Hetero 구조에 대한 研究開発 動向을 약술하고자 한다.

2. Si 半導体 Hetero 構造

오늘날 극도로 高集積化된 Si-IC 발전의 基

本은 微細化와 이것을 가능케 한 디바이스 構造 및 프로세스의 개발에 의한 것이나 앞으로도 계속 Si-IC를 중심으로 半導体 產業이 발전해 나아갈 것이 예상된다.

따라서 현존하는 Si-Technology에 새로운 技術로, 즉 종래의 材料特性을 여러가지 변화시킬 수 있는 기술을 導入하여 技術革新을 이루고자 나타난 것이 異種의 재료를 Si 基板에 任意形狀 으로 결합시킨 半導体 Hetero(異種) 구조이다.

그러나 여러가지 재료를 任意의 형상으로 Si 基板에 결합시키기 위해서는 우선 異種 재료간의 界面에 缺陷이 발생하지 않아야 하는 것이 전제조건인데 이를 위해서는 結晶構造가 서로 비슷하고 原子間의 거리도 거의 같은 格子不整合이 없는 재료라야 가능하다. 따라서 Hetero 構造에 이용가능한 재료는 제한되어 Si 原子間 거리에 가까운 半導体인 GaP, AlP, ZnS 등 세 종류밖에 없다. 그러나 이들 재료는 Si 내에서 분해하는 캐리어가 발생하기 쉬운 元素이므로 어느 結合으로도 잘 制御되지 않아 적합치 않다. 그러나 Si을 능가하는 재료는 없고 아울러 지금 까지 쌓아온 Si의 특징적인 化學的·機械的·電氣的 特性을 활용하여 Si-Technology의 Know-How를 충분히 활용할 수 있는 방안으로서 Si을 중심으로 한 그 化合物을 활용하는 방법 외에 없다.

한편 半導体 Hetero 構造는 일반적으로 界面에서의 急峻性을 이용하여 어느 특정한 半導体 디바이스를 실현코자 하는 것으로 가령 急峻性에 의해 캐리어의 速度를 높이는 효과는 HEMT (High Electron Mobility Transistor)에 活用되고 있으나 이와 같은 두 종류의 半導体를 대단히 작은 Scale ($10\sim1000\text{\AA}$)로 積增시키면 이러한 인공적인 周期性 즉 超格子는 구성하고 있는 半導体의 ベンド 구조를 대폭적으로 변화시켜 우리가 바라는 ベンド 구조로 바꿀 수 있는 가능성 있다. 이러한 관점에서 출현된 것이 AT&T Bell 研究所에서 試圖한 $\text{Ge}_{x}\text{Si}_{1-x}/\text{Si}$ Hetero 構造이다. 이러한 Ge-Si/Si 系는 格子不整合을 극복하는 方면으로서 結晶은 薄膜狀態에서 機械的 으로 变形시켜 基板結晶의 格子에 그 結晶格子

를 맞추려고 하는 경향을 이용한 것으로 그 형성방법은 근래에 와서 급속하게 台頭되고 있는 MBE法(Molecular Beam Epitaxy) 즉 超高真空中에서 蒸氣圧이 낮은 分자나 원자를 分子線 狀態에서 結晶基板에 부착 摲固시켜 薄膜을 형성시키는 方식이다. Bell 研究所에서는 이 방법으로 無缺陷의 $\text{Ge}_{x}\text{Si}_{1-x}$ 混晶成長에 성공하여 混晶의 膜두께가 충분히 얇으면 $\text{Ge}_{x}\text{Si}_{1-x}$ 混晶이 처음의 數原子層은 結晶成長面內에서 압축을 받아 格子間隔이 작은 Si 基板에 整合되는 結晶 구조로 됨을 보고하고 있다. 이와 같은 $\text{Ge}_{x}\text{Si}_{1-x}/\text{Si}$ 混晶層사이에 Si 층을 埋入하여 $\text{Ge}_{x}\text{Si}_{1-x}$ 와 Si으로서 이루어진 超格子를 이루게 하므로써 그 膜 두께를 증가시키고 있다. 이로써 試作한 光檢出器는 Bulk의 Ge-Si 混晶에서 예측되는 것보다 훨씬 긴 長波長光에 대한 感度를 지니고 있음을 실증하였다.

그 외에 Si 基板上에 성장시킨 $\text{Ge}_{x}\text{Si}_{1-x}$ 膜의 두층의 한쪽에 P型이나 N型의 不純物을 Doping 시켜 저온에서 Hall 効果나 磁氣抵抗効果 등이 나타나는 Shunikov-de Hass 振動을 관측한 결과 Doping Si에서 無Doping $\text{Ge}_{x}\text{Si}_{1-x}$ 층에 Hole만이 이동함을 발견하는 등 $\text{Ge}_{x}\text{Si}_{1-x}$ 混晶이 반도체 기술에 새로운 自由度를 주게 됨을 발견하였다. 즉 Ge 組成이나 歪가 걸리는 상태를 調整하므로써 ベンド 캡이 변화되고 Hetero 構造에서의 ベند의 不連續 또는 急峻性을 지니게 할 수 있게 된 것이다. 이로 인해 Si-Technology로서 새로이 Fiber Optics用의 檢出器를 비롯하여 短距離用 光通信 시스템에 유효한 고속, 고감도의 새로운 디바이스의 출현이 기대되는 것이다.

한편 Si-MDS 디바이스의 大集積화를 더욱 발전시켜 이것에 高速用 Bipolar를 組込시킨 Bi-CMOS나 光IC(OEIC) 개발도 試圖하고 있다. 특히 光IC는 Si-IC와의 合体로 Si 디바이스 위에 GaAs 디바이스를 Monolithic로 만들기 위해 Si위에 GaAs 등을 氣相成長시키는 Hetero 構造도 주목을 받고 있다. 이것의 中間層으로서도 역시 Ge, 多結晶GaAs, 歪超格子(Strained Epitaxy) 사용 등 여러가지로 試圖되고 있으나 GaAs層은 많은 轉位와 応力이 있어 이의 低減策

에 부심하고 있는 실정이다.

하여튼 새로운 Si 半導体에 있어서 混晶이나 Hetero構造(예컨대Ge-Si)내에서 Ge과 Si의 原子配列에 규제성이 있다는 사실로부터 結晶格子의 기본적인 대칭성을 바꾸게 되고 그 대칭성으로 인해 종래의 Bulk 結晶에서 생기지 않는 새로운 光学的, 電氣的 特性이 여러가지 나타나 Exotic 한 새로운 디바이스가 출현되리라고 본다.

3. 金属 Hetero 構造

기술한 바와같이 IC가 LSI, VLSI 및 ULSI로 高集積化가 발전해감에 따라 이들 디바이스의 Power Loss와 전송 Speed를 생각하여 IC 설계에서는 한층 더 低電圧 駆動의 방향으로 진행되고 있으나 이에 따라 配線抵抗의 저하와 均一性이 더욱 중요한 문제로 야기되고 있다. 따라서 이에 적응하는 配線電極材料로서는 현존하는 Poly Silicon은 그 저항때문에 적합하지않고 또 純金屬은 温度에 대한 불안전성 때문에 Si Process에 이용하지 못한다. 결국 이들 재료에 대신하여 台頭한 것이 Si 과 反応하여 安定한 재료로 되는 金屬 Silicide이며 이것을 사용하여 각 방면에서 LSI에의 適用에 대해 검토하고, 일부는 實用化되고 있다. 이와 같은 高融点 金屬 Silicide의 종류에는 週期律表의 IV A VA VIIA 및 VIIA族의 高融点 金屬은 모두 Si과 반응하여

表 1 Silicide 最終形態의 性質

| Silicide | Phase | Process Compatibility | Resistivity (micro-ohm-cm) | Al/Silicide/Si Temperature (°C) | Melting Point (°C) |
|----------|--|--|----------------------------|---------------------------------|--------------------|
| Pt | MSi and M ₂ Si | low-temperature process | 28 to 35 | 300 | 1, 230 |
| Ti | MSi ₂ and M ₅ Si ₆ , MSi | soluble in HF | 16 to 26 | 500 | 1, 540 |
| Zr | MSi ₂ and M ₂ Si, M ₅ Si ₃ , MSi | soluble in HF dissolve in HF | 35 to 40 | not available | 1, 700 |
| V | MSi ₂ and M ₃ Si, M ₅ Si ₃ | HNO ₃ +HF, and H ₃ PO ₄ | 50 to 55 | not available | 1, 750 |
| Hf | MSi ₂ and MSi | soluble in HF | 45 to 50 | not available | 1, 950 |
| Nb | MSi ₂ and M ₅ Si ₃ | dissolve in HF | 50 | not available | 1, 930 |
| Mo | MSi ₂ and M ₃ Si, M ₅ Si ₃ | | 40 to 100 | 500 | 2, 050 |
| W | MSi ₂ and M ₅ Si ₃ | resistant to acids and alkalis | 30 to 100 | 550 | 2, 165 |
| Ta | M ₁ Si ₂ and M ₅ Si ₃ | dissolve slowly in HF | 35 to 70 | >500 | 2, 200 |

Silicide를 형성하여 Si과 金屬의 조성비에 따라 여러 형태의 Silicide가 존재한다. 이들 중 가장 안정한 Silicide는 金屬(M)과 Si이 MSi₂의 조성비로 된 것으로 热處理 등 여러 조작이 加해진 경우의 최종형태로써 각종 Silicide特性을 表記하면 <表 1>과 같다. <表 1>에서 알 수 있는 바와 같이 아직도 Dry Process가 정착되지 않은 狀況에서 LSI 製造 Process에서 빈번하게 사용되는 HF에 Mo Wsilicide 이외는 모두 Etching되기 때문에 多層配線이나 Gate 用電極으로서는 耐藥品性이 우수하고 高温熱處理에 견디는 高融點 金屬인 Mo, W을 위시하여 MoSi₂ WSi₂ 및 TaSi₂系 Silicide에 圧縮시켜 이들의 Gate MOS 界面特性을 중심으로 프로세스上의 문제점등 Submicron MOS LSI에의 適用에 대해 여러 方면에서 검토가 가해지고 있다.

우선 高融點 金屬 Silicide의 형성 방법으로서 合金反應, Co-Sputtering, Co-evaporation, CV D 등으로 연구되어 왔으나 근래 2~3년간의 결과로써 역시 Bell 研究所에서 상술한 MBE 기술에 의한 것과 레이저 광 CVD에 의한 것이 Si上에 高品質인 單結晶의 NiSi₂나 CoSi₂ 등의 Silicide 形成에 성공하여 尖端技術로서 각광을 받고 있다.

그러나 이들 Silicide와 Si의 界面은 적어도 均一하고 아울러 그 구조는 잘 알려지고 있으나 그 界面特性은 결코 單純하지 않다. 가령 高品質 單結晶의 CoSi₂膜 임에도 불구하고 때로는

10~100mm 정도의 Pin-Hole이 膜에 생기는 경우가 있어 이 CoSi₂ 膜위에 Si 膜을 형성시키면 Pin-Pole이 Si에 의해埋入되나 이로 인해 Silicide 膜내에 전기적인 채널이 形成되어 上下의 Si層을 전기적으로 接續한 구조로 된다.

따라서 CoSi₂ 金屬層에 바이어스 전압을 印加시키므로써 Pin-Hole내의 空乏層 영역을 변화시켜 일종의 Permeable Transistor 動作이 실현된다. 여기서 注目할 것은 通常의 Permeable Transistor에서는 半導体上의 금속층에 微細한 開口部를 만들기 위한 Photolithography에 丈人的인 高度의 技術이 필요하나 Si 上에 형성시킨 CoSi 膜에서는 자연히 발견되는 Pin-Hole을 利用하므로써 같은 特性을 얻을 수 있다는 것이며 지금까지의 예비적 実驗結果로서는 대단히 유망적이며 理論的으로 예상되는 성능으로서는 1GHz 이상의 高周波에서 충분히 動作 가능하다고 알려지고 있다. 만일에 이 予想이 현실화된다면 전연 예측하지 못하던 재료특성이 技術의 飛躍에 결부되리라고 본다.

4. 結 言

이상으로서 Si 材料를 토대로 半導体材料研究開発動向에 대해 2, 3의 Topics의 소개만으로 그쳤으나 요컨대 오늘날의 반도체 공학은 Si프로세스 技術의 경이적인 발전으로 여러 분야에 波及效果를 미치게 되어 앞으로도 素材로서의 Si의 限界性이 엿보이나 그래도 Si 材料가 索引車가 되어 ULSI 시대의 半導体 產業을 先導해 나아갈 것으로 본다. 이에는 Si을 중심으로 두 종류의 材料를 応力이나 微細構造 또는 인공적인 周期性을 導入하므로써 結晶的으로 결합시켜 새로운 特성을 創出하는 연구로 Si 또는 Si프로세스와의 整合性이 좋은 새로운 材料를 하나라도 부가할 수 있으면 Si의 半導体 材料의 가능성을 더욱 크게 拡大할 것으로 보이며 아울러 VLSI에서는 Poly-Si을 대신하여 低抵抗 Gate 電極 또는 配線材料의 採用이 必然의이 될 것이며 이러한 点에서 우리나라에서도 하루바삐 信賴性 높은 Silicide 技術의 定立이 요망된다.

用語解説

▣ 光LAN(Optical Local Area Network)

광섬유케이블(Cable)을 사용한 LAN지역내 정보통신망. LAN은 각종 컴퓨터, 단말기, 패시밀리 등을 동축케이블 등으로 연결하여 기업내의 정보통신을 고속에서 시스템적으로 행하는 것이지만 光LAN은 동축케이블 대신에 광섬유를 사용하는 것이다. 동축케이블을 사용하는 경우보다도 더욱 빠르며, 대량의 정보통신이 가능하다.

▣ 遠隔検知(Remote Sensing)

보통의 의미로는 조사·검지·관찰하고자 하는 물질·현상을 직접적으로 접촉하지 않고 원격조작에 의해 원하고자 하는 정보를 얻는 것을 말한다. 그러나 실제로는 인공위성이나 항공기 등을 이용하여 지표의 각종 정보를 얻는 것을 의미한다.

지표면이 태양에너지를 받아, 방사하는 강렬한 전자파의 분포를 이용하여 光에 의한 화상처리로 그 물질의 정체를 명확하게 하거나, 변화하는 현상을 조사하는 기술이다. 지상에서 측정하는 경우도 있지만, 최근에는 항공기나 인공위성을 이용하여 지구자원의 평가 및 환경변화의 당시, 곡물의 수확예상 등의 일을 한다. 또한 光외에 마이크로파에 의한 방식도 개발되고 있다.

▣ SIA(美半導體工業会) (Semiconductor Industry Association) : 1977년 3월 미국의 유력 반도체 메이커 5사(Intel, Fairchild, National, Semiconductor, Motorola, Advanced Micro Devices)가 중심이 되어 결성된 업계 단체다.