게이트 어레이의 채널 배선을 위한 전처리

A Preprocess of Channel Routing for Gate Arrays

본 논문에서는 semi-custom 방식의 레이아웃 설계중 게이트 배선 설계에서 배선의 효율을 높이기 위한 전처리 과정에 대해 논한다. Global 배선 설계의 결과로 주어진 각 채널에서의 핀 정보중 논리적으로 등가인 핀의 위치를 교환함으로써 detailed 배선에서 발생하는 싸이클을 해소할 수 있으며, 신호선의 분할에 의해 이웃하는 채널에서 중복으로 연결되는 신호선이 제거됨으로써 트랙수의 증가를 억제한다.

A new preprocess technique is presented which can improve the routing efficiency in the gate array layout designs. In order to resolve the cycle problem in the detailed routing, we exchange the logically equivalent pins in each channel. The signal nets are divided, and doubly connected signal net components are removed, so that the increase in the number of tracks can be controlled.