Timing Simulator인 TSIM1.0에서의 전처리 과정 : 회로분할과 파형정보처리

Preprocessing Stage of Timing Simulator, TSIM1.0 : Partitioning and Dynamic Waveform Storage Management

본 논문은 CELL-level에서의 파형이완방법(WRM)에 근거를 두고 있는 Timing Simulator, TSIM-1.0의 전처리과정에 사용한 알고리듬에 대해 기술한다. TSIM1.0의 전처리과정은 크게 세부분으로 나누어진다. (1)주어진 회로를 DCB단위로 분할하고, (2)SCC Group을 형성한 후, (3)CELL들의 해석 순서를 결정한다. 또한 WRM에서 기억용량을 절약하기 위해 중복저장을 허용한 효과적인 파형저장방법을 기술하였다. TSIM1.0은 5000개 이하의 MOSFET으로 구성된 회로를 IBM PC/AT에서 1시간이내에 해석 할 수 있다. 마지막으로, TSIM1.0의 성능 비교를 위해 몇가지 MOS 디지탈회로에 대한 시뮬레이션 결과를 예시한다.

This paper describes the algorithms employed in the preprocessing stage of the timing simulator, TSIM1.0, which is based on the Waveform Relaxation Method (WRM) at the CELL-level. The preprocessing stage in TSIM1.0 (1)partitions a given circuit into DC connected blocks (DCB's) (2) forms strongly connected circuts (SCC's) and (3) orders CELL's Also, the efficient waveform management technique for the WRM is described, which allows the overwriting of the waveform management technique for the WRM is described. which allows the overwriting of the waveform information to save the storage requirements. With TSIM1.0, circuits containing up to 5000 MOSFET's can be analyzed within 1 hour computation time on the IBM PC/AT. The simulation results for several types of MOS digital circuits are given to verify the performance of TSIM1.0.