

접지된 Shield Plate를 이용한 접적회로의 배선용량 측정

(Direct Measurement of the VLSI Interconnection
Line Capacitances Using a Grounded Shield Plate)

姜來求*, 全成梧*, 辛允承*

(Lae Gu Kang, Sung Oh Chun and Yun Seung Shin)

要 約

접적회로에서 probe pad와 기판간의 기생용량에 의한 측정오차를 제거할 수 있는 배선용량 측정방법이 제안되었다. 보통 용량측정에서 흔히 유발되는 probe pad와 기판간의 기생용량에 의한 측정오차는 probe pad와 기판사이에 접지된 shield plate를 사용하여 쉽게 제거될 수 있었다. 이와 같이 개선된 용량 측정방법에 의한 측정결과와 이차원 컴퓨터 simulation에 의한 계산결과가 비교되었다.

Abstract

A noble interconnection line capacitance measurement method to be able to remove the measurement errors from the probe pad to substrate stray capacitance has been proposed and verified. The measurement errors in the capacitance measurement, which usually be involved from the probe pad to substrate stray capacitance, can easily be removed by isolating the metal probe pad from the substrate with a grounded shield plate between the probe pad and the substrate. The measurement results by using this improved capacitance measurement method were compared with the calculations by two-dimensional computer simulations.

I. 서 론

반도체 소자의 접적도가 증가함에 따라 VLSI에서의 배선용량에 대한 관심이 높아지고 있다. 주 배선재료로 사용되는 metal line 및 poly Si line의 선폭과 간격이 감소함에 따라 배선-기판간의 fringing field에 의한 배선용량과 배선-배선간의 기생용량이 전체 배선용량에서 차지하는 비율이 크게 증가하여 단순한 일차원적 용량 modeling에 의한 용량 추정만

으로는 정확한 회로분석 및 성능예측이 어렵게 되었다. 이러한 배선용량의 modeling은 2-D Laplace equation의 근사해 혹은 computer simulation에 의한 해를 구함으로써 수행되어 왔으며 배선용량을 test structure를 통해 직접 측정한 경우는 거의 없는 형편이다. Test structure를 통한 배선용량 측정에서의 문제점은 보통 접적회로에서 측정의 편의를 위해 사용되는 probe pad가 측정소자의 용량측정에 큰 오차를 유발한다는 것이다. 즉, 측정소자(배선-기판간 용량측정시의 metal 배선)와 연결된 probe pad와 기판간의 기생용량이 정확한 배선용량 측정에 방해가 되는 것인데, field 산화막 두께가 $1.5\mu\text{m}$, probe pad의 크기가 $100 \times 100\mu\text{m}^2$ 인 경우, probe pad 기판간

*正會員, 三星半導體通信(株)半導體研究所
(Samsung Semi. & Telecom. Co., Ltd)
接受日字: 1987年 11月 19日

의 용량은 약 0.23pF 으로서 배선-기판간의 용량측정에서 probe pad에 의한 측정오차를 1% 이내로 줄이기 위해서는 단위길이당 $0.05\text{fF}/\mu\text{m}$ 의 배선용량을 가지는 배선의 경우 배선길이를 $46,000\mu\text{m}$ 이상으로 길게 하여야 하므로 test chip의 면적이 실제 측정에 적용시키기에는 너무 커지는 단점을 가지고 있다. 본 논문에서는 이와 같은 배선용량 측정시의 pad기판 기생용량에 의한 측정오차를 제거하고 배선-기판, 배선-배선간의 기생용량만을 정확하게 측정할 수 있는 test structure를 제안하여 실제 test structure에서의 측정결과와 2-D computer simulation에 의한 계산결과를 비교하였다.

II. 배선용량의 측정방법

본 논문에서 용량측정에 사용된 HP4275A LCR meter는 측정소자에 a.c. 신호를 가하고 소자를 통해 흐르는 a.c. 전류와 소자 양단의 a.c. 전압을 측정하여 소자의 impedance 계산에 의해 용량을 구하고 있다. 이와 같은 HP4275A LCR meter를 사용하여 일반적인 방법으로 배선용량을 측정하는 경우의 등가회로를 그림 1(a)에 보이고 있다. 그림에서 보는 바와 같이 측정기기의 L(low) 단자에서 측정되는 a.c. 전류는 측정소자(DUT)를 통한 a.c. 전류 I_s 와 probe pad에 의한 기생용량을 통한 a.c. 전류 I_{pad} 가 합쳐져서 측정오차를 유발하게 된다. 반면에 그림 1(b)와 같이 probe pad 아래에 GND(ground)로 연결된 shield plate를 사용하면 probe pad와 shield plate 사이의 기생용량을 통한 a.c. 전류 I_{pad} 는 GND로 bypass되므로 측정기기의 ammeter에서 측정되는 a.c. 전류는 측정소자를 통한 a.c. 전류 I_s 만으로 제한되어 pad 기판간의 기생용량에 의한 측정오차를 제거할 수 있다.

III. 측정소자의 구조 및 SIMULATION 구조

측정에 사용된 test structure의 간단한 layout 및 단면도를 그림 2, 그림 3에 보이고 있다. Test structure는 field 영역위에 인접한 metal 배선이 없는 단순 배선의 경우, 그림 2(a), (b)와 인접한 metal 배선이 있는 경우, 그림 3(a), (b)의 두 종류이며 배선폭과 간격변화에 따른 배선용량이 측정되었다.

Pad 기생용량의 영향을 제거하기 위한 shield plate로는 접적회로 공정에서 보통 트랜지스터 gate 전극으로 사용되는 n^+ poly Si을 사용하였다. 그림 4는 simulation시의 소자구조를 나타내는데 T_a 는 metal 배선후의 passivation의 유무에 따라 산화막이나 공




그림 1. HP4275A LCR meter를 이용한 배선-기판간 용량 측정시의 등가회로
 (a) 일반적인 용량측정
 (b) shield plate를 사용한 측정방법
 (V:vector volt-meter, A:vector ammeter,
 H:high, L:low)

Fig. 1. Equivalent circuits of metal to substrate capacitance measurement with HP4275A LCR meter.
 (a) general method for capacitance measurement.
 (b) measurement method with shield plate.
 (V:vector volt-meter, A : vector ammeter,
 H : high, L : low).

기층의 두께를 표시하며 T_m 과 T_{ox} 는 metal 배선과 field 산화막의 두께를 나타낸다. Simulation에서 T_a 는 $30\mu\text{m}$ 로 충분히 크게 하였으며 T_m 은 공정에 의해 $1\mu\text{m}$ 로, field 산화막 상층부의 유전율은 passivation 전후에 각각 1.0, 3.9로 하였다. Simulation은 metal width와 space를 변화시키면서 수행하였고 F. D. M (finite difference method)를 이용하였다. Simulation 과정은 먼저 소자의 각 영역을 적당한 간격으로 나누어 2 차원 potential 분포를 계산한 후, 이로 부터 각 전극표면에서의 electric field를 얻는다. Metal 전극의 총 전하는 Gauss 법칙에 의해 metal 전극표면에 수직한 electric field를 적분하여 구한 후, 이로




그림 2. Field 산화막 위에 metal 배선이 하나만 있는 단순배선일 때의 test pattern
 (a) layout과 (b) 단면도
 (Tox : field 산화막의 두께, T_m : metal 배선의 두께, W : metal 배선의 폭)

Fig. 2. Test pattern of single metal line on field oxide.
 (a) layout. (b) vertical structure.
 (Tox : field oxide thickness, T_m : metal line thickness, W : metal line width).

부터 배선-배선, 배선-기판간의 용량을 계산한다. 측정값과 simulation값의 비교시 field 산화막 두께와 최종 배선폭 및 간격의 부정확에서 오는 simulation 오차를 막기 위해서 field 산화막 두께 및 최종 배선 폭은 각각 전기적 측정에 의해 구하였다. 즉, field 산화막 두께는 $200 \times 300 \mu\text{m}^2$ 의 metal pattern 용량을 그림 1(b)와 같은 측정방법에 의해 측정하여 구했으며 (측정값은 $1.38 \mu\text{m}$), 배선폭은 폭이 다른 3 개의 metal 배선의 저항을 측정하여 구했다. 그림 5에 metal 배선에서의 배선용량 성분을 간단히 표시하였는데 C_a 는 배선하부의 면적에 비례하는 성분이며 C_s 는 배선측면 기판간의 fringing field에 의한 기생 용량 성분이다. C_{mm} 은 인접한 metal 배선이 있는 경우의 배선간 용량으로서 배선 기판간의 용량은 C_{ms} ($= C_a + 2 * C_s$)로 볼 수 있다.

IV. 측정결과 및 검토

단순배선인 경우의 배선 기판용량 측정결과와 simulation 결과를 그림 6에 보이고 있다. 측정값과 simulation값의 차이는 약 5~8%로 매우 작은것을 알 수 있다. 배선폭이 $1 \mu\text{m}$ 인 경우 그림 5에서의 C_a




그림 3. Field 산화막위에 metal 배선이 인접해 있는 경우의 test pattern
 (a) layout과 (b) 단면도
 (Tox : field 산화막 두께, T_m : metal 배선 두께, W : metal 배선의 폭, S : 인접한 metal 배선 간의 간격)

Fig. 3. Test pattern of two adjacent metal lines on field oxide.
 (a) layout. (b) vertical structure.
 (Tox : field oxide thickness, T_m : metal line thickness, W : metal line width, S : metal to metal space).




그림 4. Simulation 시의 소자구조
 (V₀, V₁, V₂는 기판전극과 metal 전극에 가해진 전압)
 Fig. 4. Device structure for computer simulation.
 (V₀ : substrate potential, V₁, V₂ : metal line potential).




그림 5. Metal 배선에서의 용량성분

(a) 단순배선

(b) 인접한 metal 배선이 있는 경우

(C_a : 배선아래의 배선면적에 비례하는 성분,
 C_f : 배선측면으로의 fringing field에 의한
 성분, C_{mm} : 배선간의 fringing field에 의한
 성분, $C_{ms} = C_a + 2 * C_f$)

Fig. 5. Each capacitance component between metal and substrate.

(a) in single metal line.

(b) in two adjacent metal lines.

(C_a : area type component normal to metal line,

C_f : edge type component due to fringing field between metal and substrate,

C_{mm} : sidewall type component due to fringing field between two metal lines

$$C_{ms} = C_a + 2 * C_f$$




그림 6. 단순배선인 경우의 배선-기판용량

Fig. 6. Metal to substrate capacitance vs. metal width in single metal line.

를 계산해 보면 약 $0.0174 \text{ fF}/\mu\text{m}$ 인데 측정값은 $0.06 \text{ fF}/\mu\text{m}$ 을 보이고 있어서 측정값이 배선의 하부면적 및 산화막 두께로부터 간단히 계산한 1-D 용량값의 약 3.4배에 달하는 것을 알 수 있다. 즉, metal 배선의 설계규칙이 sub-micron 영역으로 접근하면 배선측면으로의 fringing field에 의한 용량성분(그림 5의 C_f)이 면적성분(C_a) 이상으로 훨씬 커져서 정확한 회로 simulation을 위해서는 배선용량에 대한 집중적인 측정분석이 요구됨을 알 수 있다. 배선폭이 $2 \mu\text{m}$ 정도의 VLSI 설계에서도 측정값은 1-D 계산값(C_a)의 약 2, 3배에 달하여 집적회로에서의 fringing field에 의한 metal 배선용량 증가가 매우 심각함을 알 수 있다. 그림 7은 인접한 metal 배선이 있는 경우의 배선-기판, 배선-배선용량 측정치와 simulation 결과를 보이고 있다. Simulation과 측정간의 오차는 배선-기판용량의 경우 $3 \sim 6\%$, 배선-배선용량의 경우 약 $7 \sim 10\%$ 로 단순배선의 경우와 마찬가지로 매우 작은 것을 알 수 있다. 배선-기판간의 용량을 그림 6의 단순배선 경우와 비교하면, 배선폭이 $1.82 \mu\text{m}$ 인 경우 단순배선에서는 $0.076 \text{ fF}/\mu\text{m}$ 인데 비해 인접배선이 있는 경우에는 배선간격에 따라 $0.054 \sim 0.062 \text{ fF}/\mu\text{m}$ 로 약 $20 \sim 30\%$ 정도 작은 것을 알 수 있다. 반면에 인접배선이 있는 경우에는 배선-배선간의 용량이 배선간격에 감소함에 따라 크게 증가하여 배선간격이 $2 \mu\text{m}$ 인 경우의 배선전체용량($=C_{ms} + 2C_{mm}$)은 약 $0.081 \text{ fF}/\mu\text{m}$ 로 단순배선에 비해 7%.




그림 7. Metal 배선이 인접해 있는 경우의 배선-기판, 배선-배선용량.

Fig. 7. Two different type (metal to substrate, metal to metal) of capacitances vs. metal to metal space in two adjacent metal lines.

정도 커진다. 그림 7에서 배선간격이 감소함에 따라 배선-기판용량이 감소하고 배선-배선 용량이 증가하는 것은 인접한 metal 배선이 배선-기판간의 flux line을 차단하기 때문이다.

그림 8은 배선위에 passivation 산화막 형성 전후의 배선-기판, 배선-배선간의 용량을 비교한 것이다.(인접 배선이 있는 경우) passivation 후에는 배선 간의 공간이 비유전율 3.9인 산화막으로 채워져서 배선-배선용량은 passivation전의 용량보다 약 3배 정도 증가하였으며 배선-기판용량도 약 8~18% 정도 증가하였다. 또한 단순배선인 경우도 배선폭이 $1\mu\text{m}$ 인 경우 passivation후의 배선-기판용량이 passivation 전의 1.6배에 달하는 것을 확인할 수 있었다. 그러므로

로 passivation에 의한 배선용량 증가도 무시할 수 없다.

V. 결 론


접적회로에서의 배선용량을 probe pad기판간 기생용량의 영향에 무관하게 측정할 수 있는 방법이 제시 되었으며 test structure를 통한 측정 및 2-D computer simulation 결과가 비교 되었다. Probe pad 기판간의 기생용량에 의한 측정오차는 metal probe pad와 기판사이에 접지된 shield plate를 설치하므로써 쉽게 제거될 수 있으며 배선폭 및 배선간격 감소에 따라 배선측면 기판간의 fringing field에 의한 배선용량 증가 및 배선 배선간의 용량증가가 약 $2\mu\text{m}$ 설계규칙의 VLSI설계에서도 매우 심각함을 알 수 있다.

参考文献

- [1] T. Sakurai, K. Tamaru, "Simple formulars for two-and three-dimensional capacitance," *IEEE Trans. Electron Devices*, vol. ED-30, pp. 183-185, February 1983.
- [2] C. D. Taylor et al., "On the parasitic capacitances of multilovel parallel metallization lines," *IEEE Trans. Electron Devices*, vol. ED-32, pp.2408-2414, November 1985.
- [3] A. E. Ruchli et al., "Capacitance models for intergrated circuit metallization Wires," *IEEE J. Solid-State Circuits*, vol. SC-10, pp. 530-536, December 1975.

그림 8. Passivation 전후의 배선-기판, 배선-배선용량(metal 배선이 인접해 있는 경우)

Fig. 8. Two differ type(metal to substrate, metal to metal) of capacitances vs. metal to metal space before and after passivation in two adjacent metal lines.



감사의 글

본 논문의 시편제작에 도움을 주신 연구소 N.V.M 공정개발팀과 시작 line 운영팀에 감사드립니다.