

# Gallium Arsenide의 집적회로의 기술동향과 시장 전망

李 鎮 九

(正 會 員)

東國大學校 工科大學 電子工學科 副教授

## I. 서 론

1960년대 초에 germanium이 silicon으로 대체되면서 반도체 산업계는 첨단의 시대를 맞이하기 시작했다. 즉 silicon 소자가 germanium 소자보다 넓은 동작온도 범위를 갖는 특성과 silicon 기판위에 매우 질이 좋은 oxide 막을 성장시킬 수 있는 장점을 이용하여 단일소자에서 현재의 VLSIC 집적회로까지 Moore의 법칙을 따라 집적도가 급성장하면서 전자 산업계의 좌표를 바꾸어 놓았다.

III-V족 화합물 반도체인 Gallium Arsenide(GaAs)는 silicon의 그늘 때문에 지난 20여년 동안 연구실의 온상에서 자라왔다. 그러나 최근에 고순도의 Semi-Insulating(SI) 재료를 성장시킬 수 있는 기술의 발전과 함께 GaAs 반도체의 특성, 즉 높은 전자 이동도, radiation hardness, 큰 energy bandgap과 direct bandgap 등을 이용하여 2 GHz 이상의 주파수대역에서

동작할 수 있는 microwave용 소자, monolithic microwave integrated circuits(MMIC's), 초고속 논리회로와 광집적회로 등에 이용되는 새로운 소자와 최첨단의 이론과 공정기술이 끊임없이 개발되고 있다.

Data를 중심으로 silicon보다 GaAs가 갖고 있는 장점을 정리해 보면, 우선 speed면에서의 우수성이 이론적 및 실험적으로 입증되었고, 공정기술 개발이 성숙되면 더욱 더 개선될 것으로 사료된다.

GaAs의 실효전자질량은 silicon의 실효전자질량의 약 7% 정도이기 때문에 전력 소모 역시 매우 적다.<sup>(1)</sup> 그러나 아직까지는 같은 전력 소모 조건에서 GaAs 집적회로가 silicon ECL보다 약 2~3배 정도 빠르다. 표 1에서 볼 수 있는 바와 같이 GaAs는 radiation 대해서도 매우 강하다.

그러나, 최근에 GaAs microprocessor를 이용하여 발표된 data를 살펴보면 silicon microprocessor 와의

표 1. Radiation 허용치의 비교

Candidate	Total Dose (rads)	Dose Rate ( $\gamma$ ) (rads/s)	Neutron Fluence (n/cm <sup>2</sup> )	Hardness Factor (P/cm <sup>2</sup> /upset/bit) 40 MeV Protons
Silicon I <sup>2</sup> L	$5 \times 10^4 - 2 \times 10^6$	$10^8 - 10^{10}$	$10^{12} - 5 \times 10^{14}$	$10^{10} - 10^{12}$
Silicon TTL	$4 \times 10^5 - 10^7$	$5 \times 10^7 - 10^9$	$10^{14} - 2 \times 10^{15}$	$10^{10} - 10^{11}$ (1K)
Silicon ECL	$4 \times 10^6 - 10^7$	$5 \times 10^8 - 10^9$	$3 \times 10^{14} - 3 \times 10^{15}$	-
Silicon linear	$6 \times 10^3 - 10^7$	$10^7 - 10^{10}$	$5 \times 10^{12} - 6 \times 10^{14}$	-
Silicon NMOS	$10^3 - 5 \times 10^4$	$10^7 - 6 \times 10^8$	$5 \times 10^{14} - 4 \times 10^{15}$	$5 \times 10^{11}$ (4K)
Silicon CMOS	$10^4 - 10^7$	$4 \times 10^7 - 10^9$	$5 \times 10^{14} - 4 \times 10^{15}$	$1 - 2 \times 10^{14}$ (4K)
Silicon CMOS/SOS	$4 \times 10^3 - 5 \times 10^5$	$6 \times 10^9 - 7 \times 10^{11}$	$5 \times 10^{14} - 4 \times 10^{15}$	no upset observed
GaAs DCFL	$10^7 - 10^8$	$10^4 - 10^{10}$	$10^{14} - 10^{15}$	-
GaAs SDFL	$10^7 - 10^8$	$10^8 - 10^{10}$	$10^{14} - 10^{15}$	$10^9 - 4 \times 10^{10}$ (256bit)
GaAs BFL	$10^7 - 10^8$	$10^8 - 10^{10}$	$10^{14} - 10^{15}$	-
GaAs EJFET	$10^7 - 10^8$	$10^8 - 10^{10}$	$10^{14} - 10^{15}$	$10^{11}$ (256bit)
InP MISFET (E-Mode)	$10^3$	fails at $10^3$	-	-
InP JFET (D-Mode)	$10^7 - 10^8$	$10^8 - 10^{10}$	-	-

radiation hardness 차이가 매우 근소함을 알 수 있다.<sup>[2]</sup> 또한 GaAs의 동작온도 범위가 약  $-200^{\circ}\text{C} \sim +200^{\circ}\text{C}$ 로 매우 넓다. 아울러서 아직 개발중에 있는 연구 과제이기는 하지만 전자적 및 광자적 소자를 동일 chip 위에 집적할 수 있는 이점도 있다.

마지막으로 GaAs의 단점을 silicon에 비교하여 검토하여 보면, GaAs 반도체의 성장기술이 최근에는 매우 개선 되었음에도 불구하고 yield에 직접 관련되어 있는 dislocation과 deep level의 밀도가 매우 크다. 또한 GaAs wafer의 가격이 매우 비싸고, 깨어지기 쉽다. 그리고 noise margin 역시 silicon에 비해서 나쁘다. 그러나, 상기에 열거된 문제점들은 앞으로 점차적으로 개선될 수 있다.

## II. GaAs 집적회로의 기술동향

### 1. GaAs Digital 집적회로

GaAs 반도체 재료의 우월성을 집적회로에 응용하기 위한 연구는 약 15년전 부터 시작되었다.<sup>[3]</sup> 그러나, 현재 고속 digital system에서 응용되고 있는 GaAs 집적회로는 small-scale integrated circuits (SSIC) 와 medium-scale integrated circuits (MSIC) 정도이다.

표 2에서 상품화된 GaAs digital 집적회로를 열거했다. Large-scale integrated (LSIC) 의 GaAs 집적회로는 현재 연구 단계를 끝내고 상품제작을 계획하고 있다.

그림 1에서 현재까지 GaAs 집적회로 구성에 가장 많이 사용되어 온 GaAs metal-semiconductor field effect transistors (MESFET)를 도시하였다. GaAs FET 중에서 가장 오랜 역사를 갖고 있는 depletion-

표 2. 상품화 되어 있는 GaAs Digital 집적회로

GaAs IC's Marketed	Max. Operating Frequency (GHz)
Binary Synchronous Counter	1.0
Shift Register (4bit)	1.5
Binary Ripple Counter	4.0
Variable Modulus Counter	2.0
NOR gate	4.0
NAND gate	4.0
AND gate	4.0
Output Buffer	3.0
D & S/R Flip-Flop	3.0
170 gate cell array	3.0
500 gate cell array	2.0
Multiplexer	1.5 Gbits/s
Demultiplexer	1.5 Gbits/s




그림 1. GaAs MESFET's

mode FET(DFET)가 그림 1(a)에 도시되어 있다. DFET는 큰 전류를 전송할 수 있는 장점이 있다. Ion implantation 기술에 의해서 제작된 DFET의 negative threshold 전압은 channel의 두께와 doping에 따라서 결정된다. Positive threshold 전압을 갖는 enhancement mode FET(EFET)는 그림 1(b)에서 볼 수 있는 바와 같이 channel 두께를 감소 시킴으로써 가능하다.

그러나 logic swing은 schottky barrier gate의 순방향 turn-on 전압(약 0.6~0.7V)에 의해서 제한되므로 설계시에 noise immunity와 공정시에 threshold 전압의 균일한 조절이 매우 중요하다. 특히 drain 및 source의 직렬저항을 감소시키기 위해서 self-aligned gate와 같은 특별한 제조 공정기술의 개발도 필요하다. 그림 1(c)의 high electron mobility transistor(HEMT)는 GaAs와 AlGaAs의 heterostructure 소자이다. 자유전자는 크게 doping된 AlGaAs 층으로부터 doping이 되지 않은 GaAs층으로 확산되어 GaAs-AlGaAs의 heterojunction에 발생된 energy 장벽에 의해서 구속되어 2차원적인 전도대를 형성한다. 이때 2차원적인 전도대에 구속된 자유전자들은 GaAs층이 전혀 doping이 되어 있지 않기 때문에 이온화된 불순물의 scattering이 크게 감소되어 전자의 이동도가 증가하게 된다. 이와 같은 HEMT 역시 E/D FET로 제작할 수 있고, GaAs MESFET 보다 Gate의 순방향 turn-on 전압이 크기 때문에 noise margin이 큰 소자를 설계 제작할 수 있다. 따라서 HEMT는 앞으로 GaAs LSIC 설계 제작에 많이 이용될 수 있다.<sup>[4]</sup> Heterojunction bipolar transistor(HBT's)는 그림 1(d)에 도시되어 있다.<sup>[5]</sup> Collector와 base는 GaAs층이고, emitter는 AlGaAs 층으로 구성되어 있다. HBT는 vertical 소자이므로 전압 균일성이 매우 좋고, switching 속도가 빨라서 초고속 논리회로에 응용이 기대된다. 그림 1(e)는 junction FET(JFET)를 나타낸다. GaAs JFET는 turn-on 전압이 약 1.0V로 매우 크지만 속도는 MESFET에 비해서 다소 떨어진다. 그러나, turn-on 전압이 크다는 이점을 이용하면 저전력 LSIC 회로, (예를 들면 memory 회로 등)의 설계 및 제작이 용이하게 된다.

앞으로는 logic gate의 성능을 향상시키기 위해서 submicron gate length 기술로 GaAs MESFET의 설계 및 제조가 진행될 것이다. 즉, E-beam 혹은 X-ray lithography를 이용하여 0.5~0.2μm의 gate length를 갖는 FET 소자가 개발되면 transconductance가 증가하고 입력 capacitance가 감소하여 switching 속도가 개선되고 전력소모가 적어진다.

그림 2에서 GaAs 기본 논리회로를 도시했다. Schottky diode FET logic(SDFL)과 buffered FET logic(BFL)이 그림 2(a)와 (b)에 각각 도시되어 있다. 이들 논리회로의 공통점은 level shifter가 필요하다는 점이다. 그림 2(c)는 unbuffered FET logic(UFL)이며 BFL보다 전력소모가 적다. 그러나 부하 용량에 매




그림 2. GaAs 기본 논리 회로

우 민감하다.<sup>[6]</sup> Capacitively enhanced logic(CEL)이 그림 2(d)에 도시되어 있으며,<sup>[7]</sup> 이 회로에서 역방향으로 연결된 diode를 coupling capacitor로 이용한다. 따라서 소모전력이 매우 적으며 UFL보다 switching 속도는 빠르지만 fan-on/off 특성이 BFL보다 나쁘다. 그림 2(e)의 direct coupled FET logic(DCFL)은 가장 소모 전력이 적고 회로도 간단하다. 따라서 현재 DCFL은 GaAs LSIC 혹은 VLSIC 설계 및 제작에 많이 이용된다. 1μm FET로 구성된 test pattern에서 측정된 data가 표 3에 수록되어 있다. Gate 밀도는 회로의 연결공간도 고려해서 평가된 등가적인 Gate 밀도이다.

현재 가장 관심을 끌면서 실험 및 제조단계에 있는 GaAs LSIC로써는 access 시간이 4.1ns인 16K-bit SRAM과 multiply 시간이 10ns인 16-by-16 multipliers 등이다. 세계 각국의 기업 및 연구소에서 진행되고 있

표 3. 집적회로의 성능비교

Technology	$\tau_d$ (ps)	$P_d \tau_d$ (fJ)	Gate Density ( $10^3$ gates/cm $^2$ )	Ref.
<u>GaAs</u>				
DCFL	920	20	36	8
SDFL	499	109	25	9
BFL	46	828	10	10
E-JFET	67	42	46	11
<u>Silicon</u>				
NMOS	100	100	25	12
CMOS	190	35	17	13
ECL	100	100	29	14
<u>Heterojunction</u>				
HEMT	13	13	83	15
HBT	100	100	15	16
<u>InP</u>				
MISFET	622	41	33	17

는 digital GaAs 집적회로의 성능을 발표된 data를 중심으로 고찰해 본다.<sup>[14]</sup> TI에서 제작하여 발표한 4000 bipolar GaAs array의 propagation delay는 약 1.25ns이다. 이때의 소모전력은 0.2mW/gate이고 fan-out은 4이다. Fujitsu에서는 1500 gate array (6650 FETs)의 MEMT 논리회로를 발표했고, 현재 gate delay가 약 85ns 정도인 3000-gate HEMT array를 개발하고 있다. NEC에서 개발도중에 있는 GaAs 집적회로는 3000-gate bipolar silicon GaAs array이다. 이와 같은 gate array의 gate delay는 200ps이고 data rate는 1.32Gbits/s이다. Honeywell에서 개발중인 6000-gate array (19000 FET's)로 구성된 12-by-12 asynchronous multiplier의 gate delay는 약 1ns이다.

Silicon ECL, CMOS 및 TTL-compatible한 E/D gate array는 TrQuint에서 개발되고 있다. 이와 같은 array는 3000 gates 및 64 input/output으로 구성되어 있으며, 700MHz까지의 data rate를 처리할 수 있으며, intercell delay는 약 55ps/mm이다.

Rockwell에서는 access 시간이 600ps이고 전력소모가 450mW인 1K-bit HEMT SRAM을 보고했다. 이와 같은 SRAM은 complementary push-pull driver와 E/D source follower로 구성되어 있다. Mitsubishi는 E/D GaAs 집적회로 공정기술을 이용하여 access 시간이 2.5ns이고 소모전력이 200mW인 4K-bit SRAM을 제작했다. 또한 access 시간이 3ns이고 소모전력이 150mW인 256-by-4bit SRAM이 Honeywell에 의해서 개발되고 있다.

## 2. GaAs MMIC

GaAs MMIC는 반도체 재료와 소자, microwave 회로 설계, 전자장과 전파에 관한 이론과 실험이 종합되어 이루어진 최첨단의 기술영역이다. 따라서 GaAs MMIC는 소형이고, 가볍고, 신뢰도가 높으며, 다기능적이고, 가격이 싸고, 광대역이고, 성능이 양호한 장점이 있다. 반면에 개발시간이 길고, 수리나 회로의 변형을 위해서 부품의 개별적인 교환이 불가능하고, 광범위한 CAD modeling이 필요하고, mask 제작비가 매우 비싸고, 회로의 Q가 상대적으로 낮은 단점이 있다.

Microwave 회로의 MMIC화는 GaAs가 갖고 있는 재료특성 때문에 가능하다. 즉, SI GaAs 기판에 ion implantation등의 방법을 이용하여 능동소자를 제작할 수 있고, 또한 수동소자도 SI GaAs 위에 같은 chip에 제작할 수 있다. 특히 GaAs의 비유전율이 12.9로 비교적 높기 때문에 MMIC의 수동소자의 크기를 작게 할 수 있다.


그림 3. 각종 기판상의 마이크로파 파장  $\lambda_g$ 와 스트립 선로 폭 W

그림 3은 microwave 집적회로 기판으로 많이 사용되는 teflon 및 alumina 기판과 MMIC에 이용되는 GaAs 기판 위에서 파장,  $\lambda_g$ 와 특성 임피던스가 50Ω인 microstrip 선로 폭 W를 계산한 결과를 도시한다. 표 4에서 MMIC 회로소자들을 열거했고, 그림 4는 전형적인 MMIC chip을 보여주고 있다. GaAs FET는 선택 ion implantation 방식에 의해서 SI GaAs 기판위에 제작되었다. Active층을 성장시키는 방법에는 MBE,

표 4. MMIC 회로 소자

Active Devices	
GaAs MESFET	- Low Noise FET
	Power FET
	FET Switch
GaAs Diode	- High Frequency FET
	- Varactor Diode
	Level Shifting Diode
	Logic Diode
	Mixer Diode
Passive Elements	
Microstrip Transmission Lines	
Capacitors	- Metal-Insulator-Metal
	Interdigitated
Inductors	- High Impedance Line Section Spiral
Resistors	- Ion Implanted GaAs Thin Film




그림 4. 전형적인 MMIC Chip

MOCVD 혹은 VPE 방식 등이 사용되기도 한다. Air bridge 방식으로 회로 소자간이 연결되었고, 접지선의 inductance를 줄이기 위해서 기판을 뚫는 via hole 방식이 사용되었다.

전형적인 GaAs MMIC 회로의 유형들이 표 5에 수록되어 있으며, 설계와 공정기술이 발전하면서 성숙되어 실용화가 계속되고 있다.<sup>[19]</sup>

최근의 MMIC 기술의 동향은 주파수, 출력 및 bandwidth 개선에 역점을 두고 연구가 진행되고 있다.<sup>[18]</sup> 예를 들면, TI는 출력이 34GHz에서 200mW이고, 41GHz에서 135mW인 MMIC 증폭기를 발표하였다. Raytheon에서는 distributed-mixer 방식을 사용해서 image-rejection mixer를 만들었다. 이와 같은 mixer의 회로 구성을 살펴보면, LO신호는 4개의 MESFET에 동시

표 5. MMIC 회로

Component circuits	
Amplifiers	: Low-noise, Broadband, Power, etc.
Mixers	: GaAs MESFET, Schottky diode
VCO's	
Phase shifters	
T/R switches	
Functional blocks	
Integrated Receiver Front End	
PLL	
MSK modulator/demodulator	
Millimeter wave receiver	
Communications receiver	
Multifunctional subsystems	
T/R module for phased array radar	
Digital radio transmitter/receiver	
Integrated receiver/signal processor	
Adaptive array module	

에 가해졌고 RF와 IF신호는 transmission line에 연결되면서 upper 및 lower IF가 분리되도록 제작했다. 이 MMIC 회로는 14GHz를 2GHz로 20GHz를 8GHz로 변환 시킬 수 있으며 손실은 6dB이고 image rejection은 10~20dB 이었다. GE에서 제작하여 발표한 schottky barrier diode mixer는 conversion 손실이 30GHz에서 5.5dB이고, 60GHz에서 6.7dB이었다.

상기와 같은 GaAs MMIC의 개발과 함께 millimeter wave monolithic circuits (MMWIC)에 대한 연구도 진행 중에 있다.<sup>[20]</sup> 또한, heterojunction을 이용한 MMIC의 연구도 기대된다.<sup>[21]</sup>

미래의 우주 통신장비 개발을 위한 MMIC 기술의 진전을 살펴본다.<sup>[22]</sup> Rockwell에서는 최근에 20GHz transmitter module을 GaAs기판 위에 MMIC로 개발했다. 표 6에 각 MMIC부의 개발 목표를 수록했다. 20GHz transmitter module의 phase bits은 각기 11.25°, 22.5°, 45°, 90° 및 180°이고, switching 형식은 single pole, double-throw(SPDT)이다. 그리고 insertion 손실을 보상하기 위해서 2단 buffer 증폭기를 사용했고, 최종 이득은 3단 전력 증폭기를 이용해서 약 16dB를 얻었다. 이 module의 능동소자는 73개이고, 수동소자는 약 75개이다.<sup>[23]</sup>

TI는 phased-array antenna feed에서 전력을 조절할 수 있는 20GHz variable power amplifier (VPA)를 개발하고 있다.<sup>[24]</sup> VPA는 500, 125, 12.5 및 0mW의 출력중에서 하나를 전자적으로 바꿀 수 있는 기능을 갖고 있다. 효율은 500mW시에 15%로 부터 12.5mW

표 6. 각 MMIC부의 개발목표

	Variable phase shifter	Constant gain amplifier	Variable power amplifier
RF band(GHz)	17.7~20.2	17.7~20.2	17.7~20.2
RF Power Output(W)		200 m	0~0.5
Gain(dB)	0	16	20 max
Phase bits(deg.)	11.25, 22.5, 45 90, 180		
Phase control	5-bit digital input		
Amplitude control			4-bit digital input
Efficiency (%)		15	15/6
Mechanical design	Monolithic	Monolithic	Monolithic
chip size (mm)	4.7×4.7	3.1×1.5	3.05×6.45

시에 6%로 가변된다. VPA는 4 단 dual gate 증폭기와 D/A converter로 구성되어 있다.

X-band<sup>[25]</sup> 및 K-band<sup>[26]</sup>용 GaAs monolithic 수신기의 제작이 보고된 바는 있으나, 표 7에 제시되어 있는 바와 같은 특성을 갖는 monolithic receiver가 같은 chip 위에 제작된 바는 없다. 그림 5는 접적화된 30GHz receiver의 block diagram이다. Honeywell에서 제안된 30GHz receiver의 MMIC 방식은 그림 5(a)에 도시되어 있으며, 이중에서 30GHz variable phase shifter<sup>[27]</sup>와 variable gain control amplifier<sup>[28]</sup>의 MMIC화가 발표 되었다. 그림 5(b)는 Hughes에서 제

표 7. 30GHz 수신기의 개발목표

RF band(GHz)	27.5~30
IF center frequency(GHz)	4~8
Noise Figure at Room Temperature(dB)	5 (7 for LNA)
RF/IF gain(dB)	30 at highest level of gain control
Gain Control(dB)	At least 6 levels(30, 27, 24, 20, 17 and off)
Module power consumption (mW)	250 in all states, 25 in off state
Phase and gain control	5 and 4-bit digital input
Mechanical design	Monolithic
chip size (mm)	12×7




그림 5. 30GHz 수신기 MMIC

안된 30GHz receiver의 MMIC화 방식이며, 이득이 14dB이고 잡음지수가 7dB인 2 단 LNA가 발표되었다.<sup>[29]</sup> 또한 이득이 13dB이고 이득 조절범위가 30dB인 IF 증폭기, conversion에 손실이 10.5dB 및 insertion 손실이 11.6dB인 phase shifter도 발표되었다.<sup>[30]</sup>

GaAs MMIC와 optical fiber를 interface 시키는 optical electronic integrated circuits(OEIC)가 아직 까지 같은 chip 위에 접적화 되지는 못했지만, PIN photodiode/FET/amplifier<sup>[31,32]</sup>와 laser/FET/transmitter<sup>[33,34]</sup>로 구성된 광접적 회로는 발표되었다. 따라서 앞으로의 MMIC는 system 구성을 위한 monolithic 회로의 성능을 다양화 시키는 개발에 역점을 둘 것으로 사료된다.

### III. GaAs 접적회로의 시장 전망

Digital GaAs 접적회로는 연구실의 온상에서 벗어나 Harris Microwave 회사의 SSI Digital GaAs 접적회로를 선두로 1984년 3월부터 반도체 시장에 나타나기 시작했다. 또한 1984년 6월부터는 GigaBit Logic 회사도 GaAs 접적회로 시장에서 판매 경쟁에 참여하였다. 그러나 아직까지의 GaAs 접적회로의 접적도는 SSIC 혹은 MSIC였다.

LSIC GaAs 접적회로가 1987년 3월중으로 시판된

다. Vitesse Electronics의 발표에 의하면 4-bit microprocessor, Carry-look-ahead Generator, 1K-by-4 bit SRAM 및 Microcontroller를 제작하여 시판한다고 한다.

상기의 GaAs 집적회로는 100K ECL과 compatible하다. SRAM의 Minimum cycle time은 3.5ns이고, 그 외의 계획된 집적회로는 Silicon ECL 보다 3~4 배의 빠른 속도를 갖고 있다. 또한 Vitesse Electronics는 현재 chip당 5,000 gates 제작할 수 있는 공정기술을 개선하여 1988년까지는 chip당 6,000 gates, 1990년에는 chip당 10,000 gates를 생산하는 계획도 발표했다.

일반적으로 multiplexer, demultiplexer 및 SRAM 등은 computer system, data 및 음성통신과 일반 전자장비에 많은 응용이 기대된다. 또한 digital GaAs 집적회로의 생산공정에 소요되는 시간이 silicon ECL이나 CMOS의 생산 공정시간 보다 짧아서, 1990년에는 4" GaAs wafer의 생산 공정비와 4" silicon wafer를 이용한 ECL과 CMOS의 생산 공정비가 거의 비슷하게 될 것이 기대된다.

MMIC 기술은 In-phased array system에 응용된다. 즉, 통신 및 Rapid-scan radar system과 같은 군사용으로 많이 사용되고, 다른 군사용으로써는 ECM과 EW 등이 있다. 상기에서 열거한 MMIC의 군사용 이외에도 일반 민생용 전자 장비에 많이 응용된다. 즉, direct broadcast satellite(DBS) TV수신, 장거리 통신 장비, 일반 전자장비, 도난방지기, 자동차 충돌방지 radar 및 산업공정 장비 등의 매우 광범위한 시장을 갖고 있다. 특히 일반 통신장비와 TV 제작에 사용되는 MMIC 회로의 수요는 대략 500,000~800,000 units/month이다.<sup>[35]</sup>

GaAs 집적회로의 향후 10년 동안의 시장 전망에서 많은 자료들이 발표되었다. 최근에 Electronic Business<sup>[36]</sup>가 발표한 data에 의하면 전 세계의 GaAs 집적회로의 시장 규모는 1986년의 약 2억 4 천만불에 불과했지만 1996년에는 약 50억 4 천만불로 2,000% 가량의 성장을 예상한다. 또한 산업계에서는 GaAs 집적회로 시장이 1988년까지는 약 10억불, 그리고 1990년까지는 약 12억 6 천만불로 성장하리라 예상하고 있다. 또 OEIC 시장 규모는 현재 약 천만불 정도에서 1996년에는 약 6억불로 성장될 것이 예상된다.

현재까지는 군사용이 GaAs 집적회로 시장의 대부분을 점유했다. 즉, Electronic Trend Publications가 발표한 data에 의하면 1985년도의 GaAs 집적회로 시장의 76%가 군사용이었다. 또한 1986년도의 GaAs

집적회로의 시장분포는 72%가 analog 소자, 24%가 digital 집적회로 및 소자이고 4%가 OEIC 회로 및 소자이었다. 그러나, 앞으로는 고속 computer와 digital microwave 기술이 발전되면서 GaAs 집적회로의 수요가 증가하여, 1996년의 GaAs 시장 분포는 analog 집적회로가 48%, digital 집적회로가 40%이고 OEIC 소자가 12%를 점유할 것이 예상된다.

#### IV. 결 론

GaAs 집적회로의 이론과 공정기술은 지난 5년동안 급성장하여 집적회로의 상품화가 가능했다. 그 이유를 요약해 보면 다음과 같다.

- (1) 정보처리의 고속화에 따른 시대적 요구에 부응하여 GaAs 집적회로의 시장규모의 급성장.
- (2) Silicon 반도체 재료와 비교해서 고속, 저전력 소모, radiation에 강하고, 광범위한 동작온도 등과 같은 GaAs 반도체 재료의 특성.
- (3) 질이 좋은 SI GaAs 기판의 성장 기술 개발.
- (4) GaAs 집적회로 제작에 적절한 공정기술 개발.
- (5) CAD 기술의 개발.
- (6) 대형 wafer의 성장 기술 개발.

Digital GaAs 집적회로 기술은 digital signal processing system과 고속 computer의 제작에 반드시 필요한 집적회로이다. 그러나, D-MESFET 기술로 제작된 digital 집적회로의 switching 속도는 빠르지만, 쳐적 회로 집적도가 약 1,000 gates 정도로 낮다. 따라서, GaAs LSIC 정도의 회로집적은 E/D MESFET을 동시에 이용하는 DCFL logic을 써서, 현재에는 약 5,000~6,000 gates 정도의 집적이 가능하다. 또한 DCFL logic은 ECL logic과 compatible한 장점도 있다. 그러나, DCFL logic을 기본으로 하는 LSIC나 VLSIC의 개발시에는 균일소자 특성과 양호한 yield를 위해서 쳐적의 기판 성장과 공정 parameters를 설정할 수 있도록 많은 주의를 요한다.

MMIC 회로의 동작 주파수는 능동소자의 특성에 의해서 크게 좌우된다. 따라서, GaAs MESFET의 최고 동작 주파수는 약 70GHz이나, HEMT를 MMIC 제작에 이용하면 동작 주파수 범위를 증가시킬 수 있다. 또한, 현재의 MMIC 제작 공정 기술은 millimeter wave 까지 확장되어 가고 있고, 미래의 MMIC 기술 개발은 위성통신에 집중될 것이다.<sup>[37]</sup> 아울러, GaAs MMIC chip 기술은 OEIC 기술로 제작이 가능한 통신 system과 compatible하게 된다.

GaAs/Si, InP/Si 혹은 InP/GaAs 등과 같은 새로

운 epitaxy 방법을 이용하여 광소자와 전자적 소자를 동일 chip 위에 제작하여 성능이 개선된 signal processing을 가능하게 한다.<sup>[38]</sup>

마지막으로 앞으로의 반도체 산업계의 경향을 살펴 보면, GaAs 집적회로는 silicon 집적회로와의 시장점유를 위한 경쟁이 아니고 서로 특성을 갖고 공존할 것 이다.<sup>[39]</sup>

### 參 考 文 獻

- [1] 이진구, “초고속 논리회로 I”, 광컴퓨터 현황과 장래전망에 관한 연구보고서, 과학기술처(N-199-2429-9), pp. 747-787, April 1986.
- [2] W. Helbig, “RISC vs. CISC, GaAs vs. Silicon and Hardware vs. Software,” invited lecture, Joint Chapter Meeting of the IEEE MTT/ED Societies, Princeton, New Jersey, Jan. 1986.
- [3] W. Jutzi and M. Beiser, “Threshold voltage of normally off MESFET’s,” *IEEE Trans. Electron Devices*, ED-19, no. 3, pp. 314-322, March 1972.
- [4] H. Morkoc and P.M. Solomon, “The HEMT, a superfast transistor,” *IEEE Spectrum*, pp 28-35, Feb. 1984.
- [5] P. Asbeck, et al., “Emitter-coupled logic circuits implemented with heterojunction bipolar transistors,” *IEEE GaAs IC Symp. Dig.*, pp. 170-173, Oct. 1983.
- [6] A. Barna and C.A. Liechti, *IEEE J. Solid state Circuits*, pp. 708-716, Aug. 1978.
- [7] P. Mellor and A.W. Livingstone, “Capacitor-coupled logic using GaAs depletion-mode FET’s,” *Electronics Letters*, vol. 16, no. 19, pp. 749-750, Sept. 1980.
- [8] P. Flahive, et al., “A GaAs DCFL chip set for multiplex and demultiplex applications at Gigabit/s data rates,” *GaAs IC Symposium Tech. Dig.* pp. 7, Oct. 1984.
- [9] R.C. Eden, B.M. Welch and R. Zucca, “Planar GaAs IC technology: applications for digital LSI,” *IEEE J. Solid-State Circuits*, vol. SC-13, pp. 419-426, 1978.
- [10] T. Pham Ngu, M. Glognee and G. Nuzillat, Proc. 7th European Specialist Workshop on Active Microwave Semiconductor Devices, pp. 11, 1981.
- [11] R. Zuleeg, J. Nottinoff and K. Lehovec, “Femtojoule high-speed planar GaAs E-JFET logic,” *IEEE Transactions on Electron Devices*, vol. ED-25, no. 6, pp. 628, June 1978.
- [12] K.J. Orlowsky, et al., “Fabrication demonstration of 1-1.5  $\mu$  NMOS circuits using optical Tri-Level processing technology,” *IEDM Technical Digest*, pp. 538, Dec. 1983.
- [13] S. Liu, et al., “1-5  $\mu$  scaled CMOS microcomputer technology,” *ISSCC Digest*, pp. 156-157, Feb. 1984.
- [14] T. Nakamura et al., “Integrated 84 PS ECL with I2L,” *ISSCC Digest*, pp. 152-153, Feb. 1984.
- [15] C.P. Lee, et al., “Ultra high speed digital integrated circuits using GaAs/AlGaAs high electron mobility transistors,” *GaAs IC Symposium Technical Digest*, pp. 162, Nov. 1983.
- [16] P.M. Asbeck, et al., “4.5 GHz frequency divider using GaAs/(GaAl)As heterojunction transistors,” *ISSCC Digest*, pp. 50, Feb. 1984.
- [17] L. Messick, 41st Annual Device Research Conf., VA-6, June 1983.
- [18] See, for example, *GaAs IC Symposium Technical Digest*, Oct. 1986.
- [19] R.A. Pucel, Ed., *Monolithic Microwave Integrated Circuits*, New York, IEEE Press, 1985.
- [20] A. Chu, et al., “Monolithic circuits for millimeter wave systems,” *Microwave J.*, vol. 26, pp. 28-48, 1983.
- [21] U.K. Mishra, et al., “Microwave performance of 0.25  $\mu$ m gate length high electron mobility transistors,” *IEEE Electron Device Lett.*, vol. EDL-6, pp. 142-145, 1985.
- [22] K.B. Bhasin and D.J. Connolly, “Advances in gallium arsenide monolithic microwave integrated-Circuit Technology for space communications systems,” *IEEE Trans. Microwave Theory Tech.*, vol. MTT-34, pp. 994-1001, Oct. 1986.
- [23] A. Gupta, et al., “A 20GHz 5-bit phase shift transmit module with 16dB gain,” *IEEE GaAs IC Symposium Tech.*, Dig., pp. 197-200, 1984.
- [24] P. Saunier, et al., “Monolithic GaAs dual-

- gate FET variable power amplifier module," IEEE Microwave and Millimeter Wave Monolithic Circuit Symp. Dig., pp. 1-3, 1985.
- [25] S. Mori, et al., "GaAs monolithic MIC's for direct broadcast satellite receives," *IEEE Trans. Microwave Theory Tech.*, vol. MTT-31, pp. 1089-1095, 1983.
- [26] A. Chu, W.E. Courtney and R.W. Sudbury, "A 31 GHz monolithic GaAs mixer/pre-amplifier for receiver applications," *IEEE Trans. Electron Devices*, vol. ED-28, pp. 149-154, 1981.
- [27] V. Sokolov, et al., "A Ka-band GaAs monolithic phase shifter," *IEEE Trans. Microwave Theory Tech.*, vol. MTT-31, pp. 1077-1083, 1983.
- [28] J. Geddes, et al., "Ka-band monolithic gain control amplifier," *Electron. Lett.*, vol. 22, pp. 503-504, 1986.
- [29] L.C.T. Liu, et al., "A 30 GHz monolithic two-stage low noise amplifier," *IEEE GaAs IC Symp. Tech. Dig.*, pp. 7-10, 1985.
- [30] L.C.T. Liu, et al., "A 30 GHz monolithic receiver," IEEE Microwave and Millimeter Wave Monolithic Circuit Symp. Dig., pp. 41-44, 1986.
- [31] R.M. Kolbas, et al., "Planar monolithic integration of a photodiode and a GaAs preamplifier," *Appl. Phys. Lett.*, vol. 43, pp. 821-823, 1983.
- [32] J.K. Carney, M.J. Helix and R.M. Kolbas,
- "Gigabit optoelectronic transmitters," *IEEE GaAs IC Symp. Tech. Dig.*, pp. 48-51, 1983.
- [33] H. Massmeda, T.P. Tanaka and H. Hakano, "An optoelectronic integrated device including a laser and its driving circuit," *Proc. Inst. Elec. Eng.*, vol. 131, pt. H, no. 5, pp. 299-303, Oct. 1984.
- [34] K.Y. Lau, et al., "Direct amplitude modulation of short-cavity GaAs lasers up to X-band frequencies," *Appl. Phys. Lett.*, vol. 43, no. 1, pp. 1-3, July 1983.
- [35] N.G. Einspruch and W.R. Wisseman, Ed., "VLSI Electronics Microstructure Science," vol. 11, pp. 128, Academic Press, 1985.
- [36] A.M. Hayashi, "GaAs: strategies for a compound's growth," *Electronic Business*, June 1, 1986.
- [37] R. Lovell and C.L. Cucia, "Global interconnectivity in the next two decades—A scenario," in AIAA 11th Annual Commun. Sat. Syst. Conf. pp. 39-49, 1986.
- [38] R. Fischer, et al., "Monolithic integration of GaAs/AlGaAs MODFET and NMOS silicon circuits," *Appl. Phys. Lett.*, vol. 47, pp. 983-985, Nov. 1985.
- [39] 이진구, "통신용 초고속반도체 소자 Digital GaAs 집적회로와 HEMT'S를 중심으로-", 한국통신학회 논문지, 제11권, 제 3 호, pp. 153-163, June 1986. \*

♣ 用 語 解 說 ♣

#### 多層配線 (multilayer technology)

반도체 집적회로는 실리콘 기판에 트랜지스터나 저항 등의 소자를 배치하고 이들을 금속막에 배선으로 연결하여 만들어 진 것이다.

소규모 집적회로에서는 이와 같은 배선은 1층으로 된다. 그러나 회선의 집적도가 증가하여 VLSI로 되어 가면 배선이 차지하는 면적이 커져서 배선을 다 하지 못할 정도가 된다. 따라서 이것을 해결하기 위해 배선을 겹치는 다층배선 기술이 개발된 것이다. 다층배선에서는 우선 소자를 만든 기판 상에 실리콘 산화막 ( $\text{SiO}_2$ ) 등으로 절연층을 만든다. 그때 소자와의 결선 부분에 컨택트 홀(contact hole)이라는 구멍을 뚫어둔다. 그리고 그 위에 제 1층의 배선을 한 다음 다시 중간 절연층을 만들고 그 위에 제 2층의 배선을 하는 식으로 절연층을 끼어 가면서 배선을 해가는 것이다.

배선층이 너무 다층화하면 면이 고르지 않아 단선의 우려도 나오기 때문에 실지로 사용되는 것은 3층 정도까지이다.