Journal of the Korean Institute of Telematics and Electronics (대한전자공학회논문지)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A Testable PLA's Design for Multiple Faults

다중 고장 테스트가 가능한 PLA의 설계

  • Lee, Jae-Min (Dept. of Electronic Eng., Han Yang Univ.) ;
  • Kim, Eun-Sung (Dept. of Electronic Eng., Han Yang Univ.) ;
  • Lim, In-Chil (Dept. of Electronic Eng., Han Yang Univ.)
  • 이재민 (한양대학교 전자공학과) ;
  • 김은성 (한양대학교 전자공학과) ;
  • 임인칠 (한양대학교 전자공학과)
  • Published : 1986.05.01
Download PDF
⟨ Previous Next ⟩

Abstract

This paper proposes a testable design method of PLA's with low overhead and high fault coverage for multiple faults. Only a shift register and control input of 2-bit decoder are used for extra hardware. By using a control input, the bit lines are controlled effectively. As the fault model, bridging faults and multiple faults of different fault models are particularly considered. 'Fault equivalence relation' and 'dominant faults' are defined to be used for detection of multiple faults. Also, an eadily testable folded PLA by this method is described.

본 논문에서는 다중고장 검출이 가능하고 부가회로가 적은 새로운 PLA 설계방식을 제안하였다. 부가회로로는 하나의 쉬프트레지스터 열과 2 비트 디코우터에 제어입력을 사용하였다. 제어입력을 사용하므로써 비트선들을 효과적으로 제어할 수 있다. 종래의 논문들에서 구체적으로 다루지 않았던 단락고장과 서로 다른 모델 간의 다중고장을 다루었으며 고장의 등가관계 및 지배고장(Dominant Faults)을 정의하여 다중고장을 해석하였다. 또한 본 설계방식을 Folded PLA에도 적용하였다.

Keywords