

## 3次元 LSI의 出現

—三菱, 松下가 試作Device—

3次元 LSI의 개발 성과가 나타났다. 현재 LSI는 Silicon基板上에 1층 구조로 Transistor 등을 조립해 넣고 있으나, 3次元 LSI는 2층, 3층으로 차차 積層시켜 간다. 集積度를 높임과 함께 1층 구조에서는 실현 곤란한 새로운 기능을 가진 素子를 실현하는 것이 목적이다. 通産省 工技院의 次世代 産業基盤 技術研究開発制度에 의거해서 (財)新技术素子研究開発協会가 유력 半導体 메이커에 위탁한 성과가 중심이다.

이미 3次元 LSI 실현을 위한 기본 기술인 Laser를 사용한 多結晶 Silicon의 单結晶 技術은 各社가 발표한 것이나, 이제 三菱電機, 松下電器가 集積回路의 試作을 발표한 것이다.

次世代 産業基盤 技術研究開発制度는 1990年 度를 최종 연도로 해서 10층의 3次元 LSI 개발을 목표로 하고 있다. 금년 3月, 三菱電機가 발표한 3층의 試作Device는 1층에 표준 Gate 치수 2 미크론의 NMOS Device, 2층에 3 미크론의 CMOS Device, 3층에 3 미크론의 NMOS Device를 형성한 것으로, IC로 써가 아닌, Transistor의 형성에 의해 Carrier의 移動度를 확인한 Level이다.

2층 構造品은 IC에 있는데 하나는 上層에 Photo Sensor, 下層에 信号處理回路를 설치한 것. 또 하나는 256Bit의 SRAM에 上層이 CMOS周辺回路, 下層에 NMOS Memory Cell을 集積化하였다. Laser Beam은 1本이다.

한편 松下電器 半導体 研究센터의 기술은 单結晶화를 위해 Argon Laser를 2本 사용하는 Dual Laser Beam 单結晶化法으로 結晶層간에 絶緣膜을 끼워서 低抵抗의 平坦化한 多結晶 Si-

licon을 마주보게 하여, 結晶性의 劣化, 热的 損傷, 上下 素子간의 전기적 간섭 등의 문제를 해결한 것을 특징으로 한다.(平坦化 히트싱크構造)

또한 单結晶화는 절연막 상의 Silicon막을 똑같이 单結晶화하는 것은 아니며, Transistor 형성 부분만을 섬형태(島状)로 結晶화한다. 대면적의 경우에도 섬 형태로 있기 때문에 单結晶의 품질이 양호하다고 한다. 2本의 Laser는 溶融固化해서 单結晶으로 될 경우, 이상적인 界面이 된다는 점이 메리트가 된다.




그림 1. 松下電器의 平坦化 히트싱크(PHS)構造에 의한 2층 構造 素子의 斷面

試作한 3층 구조 Device는 1층에 CMOS의 Static Memory回路, 2층에 CMOS Level 檢知回路, 3층에 Amorphous Silicon의 光 Sensor를 형성하였다. 2層과 3층간의 積層 光 檢知回路에서는 100루스의 照度에서, 1m 秒의 光積分 시간으로 明暗상태에 대응한 2值化信号를 檢知, 並列로 Memory에 기억한다. Memory의 Access 시간은 300nano秒이다.

2층 구조는 上下層 모두 10Bit의 CMOS Dynamic shift Resistor를 형성하였다. 이 Resistor를 試作한 것은 1층에서의 Leak電流가 크




그림 2. 松下電器의 Dual Laser Beam 照射系  
原理図

고 低周波에 동작되지 않게 되어 結晶性의 평가에 이어지기 때문이다.

최대 동작周波数는 1MHz로 单層 제품에 비해 약 2分의 1, 최저 동작周波数는 25KHz와 같아서 한자리 남짓 높은 것이 성과였다. 3次元 LSI商品화의 시기는 未定으로 상당히 빠를 테지만 당초 Sensor와 信号回路를 一体化한 Device, Gate Array 등에서의 제품화가 예정되고 있다.

내가 하는 貯蓄  
外債負擔 줄여준다.