

論理回路 設計用 ファスナー CAD

최근 LSI의 수요가 증대해 오더 메이드의 LSI가 단기간에 低コスト로서 실현할 수 있도록 要求되고 있다. 이 요구를 만족하기 위하여 LSI의 論理回路를 자동적으로 검증하므로써 LSI의 레이아웃 패턴을 자동적으로 작성한다.

CAD(Computer Aided Design) 프로그램이 개발되어 실용에 제공되고 있다.

YIS-Logic은 그러한 프로그램과 回路設計者間의 맨 머신 인터페이스를 효율 좋게 行하기 위하여 개발되었다. 퍼스널 컴퓨터를 쓴 會話型의 論理回路圖 入力 시스템도 있다.

1. 시스템의 機能

YIS-Logic은 高速의 컬러 그라픽 기능을 갖춘 日本樂器製造(株)의 퍼스널 컴퓨터 YIS(YAMAHA Integrated System)을 사용한 論理回路圖 入力시스템으로 되어 있어 다음의 기능을 모은 것이다.

1) 回路圖의 강력한 편집기능

종래부터 행하여지고 있는 紙, 鉛筆, 定規를 쓴 回路設計를 할 뿐 아니라 라프스케치 정도의 것을 하는 데 있어서도 設計者와 컴퓨터가 會話 할 뿐더러 画面上에 회로도를 효율 좋게 작성할 수 있다.

2) 回路의 接續情報 抽出機能

설계자는 회로도로서 설계를 이루는 것이 回路를 이해하기 쉽고 CAD프로그램은 결정된 서식의 언어기술로서 된다면 이해할 수 없다. 回路圖로부터 자동적으로 언어기술을 작성할 수 있




圖 1. 하드웨어構成




圖 2. 大型計算機와의 接續

기 때문에 양자간의 Gap을 해소할 수 있다.

3) 階層設計機能

기능블록 단위에 회로도를 작성해 그러한 것을 階層的으로 결합할 수 있기 때문에 대규모의 LSI설계도 가능하다.

4) 온라인의 에러 체크 機能

出力信號 同類의 쇼트 등 간단한 配線 에러를 그 자리에서 검출할 수 있기 때문에 설계를 이루어 나가는데 큰 도움이 된다.

5) 푸로트 出力機能

플로터가 온라인으로서 接續되기 때문에 그 자리에서 紙上으로서 회로를 확인할 수 있다.

6) 低價格으로 된 시스템

低價格이기 때문에 設計者에 1台씩 시스템을 할당하여 다른 유저의 영향이 應答速度에 나타나지 않는 스탠드 아론型의 운용이 가능하게 된다.

2. 하드 웨어

1) 하드웨어 구성

高速描画를 실현할 그라피프로세서가 특징으로 되어 있다. 画像CPU로서 16비트 Z8001을 탑재하여 메인 CPU로부터의 명령에 따라 동작한다. 아직 그라피의 기본으로 되어 있는 直線을 끄는 작업은 통상 소프트웨어로서 처리할 수 있으나 YIS에는 전용 LSI를 사용한 Vector제네레이터로서 하드的으로 처리할 수 있기 때문에 퍼스널컴퓨터에서는 다른 예를 볼 수 없을 정도의 高速描画가 실현되는 것이다.

2) 하드웨어 内容

△CPU(PU - 1 - 20EM)

메인CPU : 6502(8비트)

메인메모리容量 : 128K 바이트

画像CPU : Z8001(16비트)

画像메모리容量 : 128K 바이트

シリ얼 인터페이스 : RS - 232C

△CRT (GM - 2)

解像度 : 512 × 384 픽셀

方 式 : 50Hz 논인터페이스

256色中 8色 同時表示

△ 5인치 플로피 디스크 드라이브

記憶容量 : 328K 바이트 × 2 드라이브

다블레트 : SQ - 3000(オス콘電子)

플로터 : SR - 6620(岩崎通信機)

方 式 : A 3 사이즈, 컬러펜형(8펜)

△運用形態

운용형태를 圖 2에 나타내었다. 복수대의 Y

IS-Logic 가운데 1台를 대형계산기의 TSS 단말로서 위치에 놓아 회로의 접속정보를 대형계산기에 転送한다. 대형계산기에는 CAD프로그램이 장착되어 TSS 단말로서 오퍼레이션에 의하여 論理回路의 검증과 LSI의 마스터 패턴의 레이아웃을 자동적으로 行한다.

아직 YIS-Logic 上의 論理심볼라이브러리와 CAD프로그램의 論理 심볼라이브러리는 통일되고 있기 때문에 검증이 끝난 回路圖로부터 LSI의 마스크패턴이 작성되어 잘못 들어갈 가능성은 극히 적어진다.

3. 시스템의 특징

퍼스널컴퓨터라는 하드웨어의 제약이 있으나 操作性을 좋게 대량의 데이터를 취급하기 위하여 연구할 점을 소개한다.

1) 操作性

모든 명령은 다블레트 위에 첨부된 메뉴를 써서 입력할 수 있다. 다블레트面을 X方向, Y方向 함께 16의 格子에 분할시켜 얹어지는 256 個의 위치에 각기 명령이 나누어지기 때문에 키보드를 두드리지 않으면 안된다. 같은 모양으로 커맨드列(매크로 커맨드)도 나누어지기 때문에 圖形을 선택한 후에 이동할 것이므로 複数의 커맨드로 되는 일련의 작업을 능률이 좋게 행하게 된다. 아직 펜의 움직임에 따라 움직이는 画面上의 카솔을 써서 화면의 확대, 이동의 지정, 도형을 이동시키는 거리와 방향의 지정, 선택할 도형의 지정이 가능하기 때문에 조작성이 좋다.

또한 고속 그라피기능이 갖추어져 있기 때문에 화면의 재표시와 커맨드에 대한 응답은 스무스하게 된다.

2) 描画時間의 短縮

画面의 再表示를 행하는 描画時間은 描画할 데이터量에 비례하기 때문에 데이터量이 많은 것으로는 작업을 진행하는 것에 장해가 된다. 그것을 다음 3 가지의 방법으로 描画時間을 단축할 수 있다.

제 1方法은 退避領域을 설정하는 것이다. 평소에 回路圖 전체의 描画가 필요하지 않기 때문에 유저가 불필요한 부분을 退避領域에 옮겨서 묘화대상으로부터 제외하므로 스피드를 높일 수




圖 3 論理심볼의 表示方法






圖 4 그리핑을 위한 데이터

있다.

제 2 方法은 論理 심볼에 3種類의 표시방법에 주의함에 있다. 논리 심볼은 〈形狀〉, 〈論理심볼名〉 〈入出力端子名〉의 세가지 부분으로 구성된다. 예를 들면 圖 3에 나타난 全加算機의 論理심볼 (a)는 (b)(c)(d)로서 구성된다. 이러한組合으로 (e)(f)(g)의 3종류의 표시방법이 있어 논리 심볼의 것을 선택할 수 있다. 설계가 끝난 부분의 論理심볼을 (e) 또는 (f)와 같이 간소화하므로써 스피드 업 할 수 있다. 제 3의 방법은 소프트的인 그리핑 처리에 있다. 表示画面의 확대, 축소, 이동에 따라 묘화대상에 변화가 생길 때 도형에 기억되고 있는 圖 4의 점선으로 표시된 矩形의 데이터와 화면의 위치를 비교하여 고속의 묘화 대상을 선택한 것이다. 복잡한 형태를 한 신호 선 등에 있어서는 描画에 무관계한 데이터를 완전히 제외할 수 없으나 스피드업을 위하여는 큰 효과가 있다.



(a) 버스라인 表示



(b) WIRED AND表示

圖 5 特殊한 信號線의 表示

3) 配 線

펜을 쓴 순서에 頂點을 지정시켜 配線한다. 論理 심볼의 入出力端子까지는 信號線의 頂點과 가장자리에 結線할 수 있다. 結線은 그 자리에서 行하여서 신호선이 分岐되는 부분에는 結線 마크가 자동적으로 표시된다. 일단 結線된 것은 圖形의 移動, 回転에 의해 결선이 깨어지는 않는다. 신호선의 특수한 예로서 圖 5의 버스라인 表示와 Wired-and 表示가 있다.

특히 Wred-and 表示에 있어서는 접속되고 있는 論理 심볼의 入出力端子의 속성을 조사하여 조건이 만족한다면 자동적으로 그 表示가 되기 때문에 소요시간이 많이 걸리지 않는다.

4) 階層 設計

회로가 대규모로 되게 되면 전체를 몇개의 블록으로 분할하여 블록間의 結線을 보인 回路圖를 블록內의 回路圖와 같이 계층적으로 구성하는 것을 보여주는 회로도를 만드는 것으로 유효하게 된다. 圖 6에 보는 바와 같이 각각의 회로도에 대응한 매크로 심볼을 정의해 그 매크로 심볼을 보다 上位의 회로도에 추가해 端子間을 배선하




圖 6 階層設計의 方法

는 것에 의하여 계층설계를 실현하고 있다. 대규모의 LSI회로는 수십 페이지가 되어 플로피 디스크 複数枚에 달하는 데이터量으로 되어 있다. 그 경우에도 A, B 두가지의 플로피 디스

크 드라이브를 이어서 쓰고 있으므로 계층설계를 지원하고 있다. 회로도 데이터를 회로 정의의 부분과 매크로 심볼 定義의 부분으로 나누어 前者를 드라이브B에 後者를 드라이브A에 기억한다. 매크로 심볼 定義의 부분데이터量은 적지 않기 때문에 全페이지의 매크로 심볼을 1枚의 플로피 디스크에 기억할 수 있다. 그렇게 되면 매크로심볼 定義의 부분은 연결 드라이브A에 존재하기 때문에 드라이브B의 플로피 디스크를 교환시켜도 문제없이 작업을 진행할 수 있다.

5) 에러 체크機能

설계 에러를 일으키게 하는 정보도 일어난 에러를 될 수 있는限 빠른 시간에 발견하기 위한 정보를 설계자에 제공한다면 큰 도움이 된다.Y IS-Logic에는 主로 다음의 4가지 기능이 있다.

(1) 論理 심볼의 入力端子名과 出力端子名이다른 色으로 表示되기 때문에 配線미스가 감소한다.

(2) 信号線 가운데 論理 심볼의 出力端子에 未




圖 7 プロト圖

結線의 것과 結線이 끝난 것이 다른 色으로 표시되기 때문에 미완성의 配線이 눈에 띄게 된다.

(3) 配線할 때 「出力信号 동류의 쇼트」「핸아우트 数의 制限의 오버」등은 자동적으로 검출되므로서 그 자리에서 바로 수정할 수 있다.

(4) 게이트 어레이用의 회로도를 설계할 때에 사용하는 게이트数의 總數를 즉시 표시할 수 있기 때문에 게이트数의 제한을 넘는 것을 판단할 수 있다. 이러한 에러 체크를 行하기 위하여 필요로 하는 정보는 논리 심볼라이브러리에 기억할 수 있으나 매크로 심볼 定義에는 그러한 정보를 받아들이므로서 階層設計가 행하여지기 때문에 階層間에 있는 配線의 에러체크도 가능하다.

4. 데이터量의 制限

응답속도를 빠르게 하기 위하여 처리대상의 회로도 데이터는 메인 메모리에 常駐시켜 놓을 필요가 있으며 플로피 디스크의 용량으로부터 다음의 制限이 있다.

①回路圖数 : 100枚 이하

② 1回路圖内의 논리심볼의 종류 : 64 종류이 하.

③ 1回路圖内의 논리심볼의 수 : 약500개이하.

④ 1回路圖内의 信号線数 : 약600本 이하.

⑤ 論理 심볼의 端子数 : 120개 이하.

⑥ 信号線의 頂點数 : 250點 이하.


이러한 제한은 특히 문제가 되지는 않는다.

5. 回路圖와 接續情報의 例

사진 1의 화면에 표시된 回路圖를 나타내었다. 이 回路圖를 표시하는 데에는 約 8秒가 걸린다. 圖 7에 플로트 出力된 回路圖를 나타낸다. 画面上에서 色分된 것과 같은 色分은 플로트 出力할 수 있다. SR-6620을 쓴 이 회로도를 出力하는 것에 약 10분이 걸린다. 圖 8에 接續情報를抽出한例를 나타내었다.

6. 使用 效果

종래 A 1사이즈의 종이를 사용하여 설계한 방



寫真 2 回路圖를 表示한 画面

# SVN0	DF	---	026	024	117	-		
# 021	FA	---	023	029	026	-	013	010
# 022	NOT	---	025	027	152	-		
# 023	AND2	---	024	026	128	-		
# 024	DF	---	WIR1	021	128	-		
# 025	NR2	---	026	025	119	-		
# 026	FA	---	025	028	052	-		
# 027	AND2	---	028	127	031	-		
# SVNS	DF	---	029	029	129	-		
# 029	NAN2	---	042	PD20	012	-		
# 040	AND2	---	040	039	120	-		
# 041	NR2	---	JMP1	040	125	-		
# 042	NAN2	---	044	PD22	030	-		
# 043	NR2	---	038	PD21	132	-		
# 044	NAN2	---	045	042	058	-	044	
# 045	DF	---	045	WIR0	050	-		
# 046	AND2	---	051	108	WIR0	-		
# 047	NR2	---	067	124	WIR1	-		
# SYME	DF	---	057	WIR4	117	-		
# 048	FA	---	053	047	057	-	010	105
# 050	NOT	---	054	048	-			
# 051	AND2	---	052	WIR4	152	-		
# 052	DF	---	WIR2	046	128	-		
# 053	NR2	---	048	052	118	-		
# 054	FA	---	054	049	063	-	149	152
# 055	AND2	---	049	127	046	-		
# SYME	DF	---	043	056	129	-		
# 057	AND2	---	055	056	120	-		
# 058	NAN2	---	052	PD50	012	-		
# 059	NR2	---	JMP2	055	126	-		
# 060	NR2	---	061	PD52	030	-		
# 061	NAN2	---	074	PD51	152	-		
# 062	NAN2	---	059	062	074	051		
# 063	DF	---	029	WIR1	050	-		
# 064	AND2	---	068	108	WIR1	-		
# 065	AND2	---	065	114	WIR2	-		
# SYMF	DF	---	077	WIR5	117	-		
# 067	FA	---	069	065	075	-	105	107
# 068	NOT	---	054	061	-			
# 069	NOT	---	017	177	-			
# 070	AND2	---	069	WIR5	152	-		
# 071	NAN2	---	075	PD40	012	-		
# 072	DF	---	WIR2	155	128	-		
# 073	NR2	---	063	069	118	-		
# 074	FA	---	064	060	072	-	152	150
# 075	AND2	---	060	127	133	-		
# SYM7	DF	---	072	070	129	-		
# 077	AND2	---	071	070	120	-		
# 078	NR2	---	JMP3	071	126	-		
# 079	NAN2	---	076	PD42	030	-		
# 080	NR2	---	050	PD41	152	-		
# 081	NAN2	---	077	075	056	076		
# 082	DF	---	077	WIR2	050	-		
# 083	AND2	---	053	109	WIR2	-		
# 084	NAN2	---	053	PD50	012	-		
# 085	AND2	---	082	144	WIR5	-		
# SYMG	DF	---	083	WIR5	117	-		
# 087	FA	---	083	082	089	-	107	081
# 088	NOT	---	078	079	-			
# 089	AND2	---	080	WIR6	162	-		
# 090	AND4	---	104	111	114	112	JMP4	
# 091	NR2	---	079	080	118	-		
# 092	FA	---	078	087	088	-	150	151
# 093	AND2	---	087	127	133	-		
# SYMB	DF	---	088	085	129	-		
# 095	NOT	---	123	JMP0	-			

圖 8 接續情報

식을 複數枚의 A 3사이즈의 종이로부터 구성되는 계층설계에 移行하는 것과 함께 종이와 연필 대신 다블레트와 펜을 사용하는 것이므로 不慣스러운 최초의 설계자에 다소의 당혹함이 보였으나 数枚의 회로도를 설계함에 익숙하여졌다. CAD 프로그램에의 접속데이터를 圖形 입력 할

수 있기 때문에 입력미스가 감소해 LSI의 개발 기간이 대폭 단축되었다. 그밖에도 편집기능을 쓴 것은 반복되는 많은 회로도 작성과 이미 완성된 회로도의 유용이 용이하여진다.

7. 結 語

게이트어레이 등의 보급에 있어서 TTL과 C MOS의 표준IC를 사용한 논리회로 설계와 같은 이미지로서 커스텀 LSI를 설계하는 것이 가능하게 된다. 그 때에 어떤 장소에도 가지고갈 수

있으며 가격이 싸고 개인이 專有할 수 있는 퍼스널 CAD가 있어 편리하며 금후 그 필요성은 증가할 것으로 생각된다.

YIS-Logic의 경험에 의하여 퍼스널컴퓨터라는 한정된 하드웨어뿐만 아니라 사용에 시간이 요하는 시스템이 가능하다는 것이 확인되었다. 금후 보다 쓰기 쉬운 시스템을 위하여도 論理심 볼의 전기적 특성과 真理值表 등을 画面에 표시 할 기능의 개발과 여러 체크기능의 충실화를 이를 예정이다.

用語解説

■ 엣칭 裝置

LSI의 配線金屬膜, 絶縁被膜 등을 소정의 패턴에 加工하는 장치로서 LSI生産에서 가장 중요한 공정의 하나로 볼 수 있다. 프라즈마法, 이온法, 電解法, 化學法으로 大別되며 이 가운데 프라즈마 및 이온兩法을 드라이(乾式)法이라 부른다. 드라이 엣칭장치는 微細한 패턴을 만드는 방법으로서 최적이며 회로선팩이 1미크론(1千分의 1밀리미터) 이하의 超LSI의 생산에서 최적으로 근년 脚光을 받고 있다. 同裝置의 개발, 제조에는 미국의 반도체 제조장치 메이커가 세계에서 가장 진보를 보이고 있어 LSI의 王國이라 할 수 있는 일본도 輸入해 오고 있는 실정이다. 자이린社의 장치도 프라즈마 방식으로 50 KHz의 고주파로서 프라즈마를 照射하여 패턴을食刻한다.

25枚의 웨이퍼가 收納되는 카세트가 연속적으로 웨이퍼를 공급, 작동조건을 输入하면 잠시 후 全自動運轉을 할 수 있다. 장치본체는 幅183 × 깊이 91.5 × 높이 180.4cm와 소형으로도 되어 있는 特色이 있어 드라이 엣칭장치로서는 最新的 성능, 규격을 갖추고 있다.

■ 構造 マトリクス

마트릭스는 수학용어로서 가로, 세로로 組合된 마즈 눈(目)을 의미하며 구조마트릭스는 이 마즈 눈(目)테이블이 高레벨과 低레벨의 계층

으로 되므로 예를 들면 高레벨로서 工場部門을 低레벨에는 個個의 工程·品種을 받아들여 전체의 最適 組合된 것을 計算, 解析한다.

■ データベース

檢索이 쉽게 정리, 통합된 데이터의 集合體화일로서 그것도 컴퓨터로서 처리될 수 있는 것을 가리킨다. 활자의 형태로서 종이와 필름 등에 기록할 수 없는 이제는 일렉트로닉스 기술의 발전으로 컴퓨터의 기억장치에 전기신호의 형태로 정연하고 高密度로 축적할 수 있다.

데이터 베이스는 지금까지 企業이 社内人事情報 등을 수납하였으나 상용 서비스도 되고 있다. 과학기술정보, 경제데이터 등 전문적인 정보가 많고 82년의 일본 데이터 베이스 시장규모는 300億円 정도로 생각된다. 그러나 금후 쇼핑정보 등 생활정보 데이터 베이스가 뉴미디어에 의하여 제공될 것이기 때문에 90年에는 1,000億円을 넘을 것으로 예상된다. 미국 게임마스터社의 對日進出도 이러한 시장동향을 배경으로 이루어지고 있다.

■ 마이크로 FD

컴퓨터가 入出力할 수 있는 데이터를 收納할 小型의 軟質 プラ스틱製 圓盤이다. 磁氣디스크의 일종으로 데이터를 磁氣에 의하여 글을 써넣고 컴퓨터가 읽어낼 수 있도록 되어 있다.