


# 超 LSI 의 將來 技術 開發 課題



金 光 浩

三星半導体通信(株) 常務理事

모든 기술들이 성공적으로 개발이 되면 VLSI IC를 제조할 수 있게 될 것이다. 그러나 VLSI의 중요한 특징중의 하나는 Memory IC와 같이 거의 모든 VLSI IC는 Customer의 특별 주문에 의해서 설계되고 제조된다는 것이다. 장기간에 걸쳐 많은 노력이 필요한 제품의 원활한 판매를 위한 재반 작업도 모든 기술들의 개발과 병행하여 추진이 되어져야 함을 복합적으로 검토해 볼 때 반도체 업계의 사명감과 정부의 지원이 조속히 실천되고 관민이 혼연일체가 되어 매진해야 한다.

## I. 序 言

1947年 美國 Bell研究所에서 Bipolar Transistor를 發明할 당시의 半導体는 增幅 变調 등 單一 技能만을 수행하는 個別 素子로 출발하였으나 30年의 短은 半導体 歷史 속에 驚異的으로 半導体 製造 技術이 발전하므로써 多數의 技能 素子를 한 개의 半導体 基板 위에 受容한 集積回路를 제조하게 되었으며 연산제어와 같은 다양한 機能을 한 개의 대규모 集積回路에 受容시킬 수 있게 되었다. 따라서 集積度의 증대는 情報資料를 記憶하는 記憶素子(Memory IC)의 發達을 촉진시켰으며 演算制御素子(Microprocessor)와 함께 그 應用하는 분야는 크게 확대되었고 특히 컴퓨터技術은 半導体의 高集積化을 原動力으로 하여 눈부시게 발전되고 있는 실정이다.

半導体와 더불어 발전한 컴퓨터 技術은 全產業 분야에서 그 利用度를 증대시켰으며 또한 이러한 컴퓨터 技術의 발전은 半導体 技術를 발전시키는 牽引車가 되어 상호 보완적으로 발전하고 있는 것이다.


따라서 現代와 같은 情報社會의 물결 속에서 情報處理 분야, 通信 분야, 事務自動化, 로보트, 宇宙航空 분야, 軍事産業 분야는 급속히 발전되어 가고 있으며 이러한 발전의 결정적 역할을 수행하고 있는 것은 半導体 技術 즉 超大規模 集積回路(VLSI)로서 이러한 全産業 분야의 技術寵兒이며 次世代의 技術集積 분야인 VLSI의 技術開發 課題를 考察하므로써 向后 國內 半導体의 技術開發 방향을 설정하고자 한다.

## II. LSI開發의 趨勢 및 問題點

### 1. LSI開發의 趨勢


VLSI 기술의 開發課題를 論하기 위해서는 우선 현재까지 LSI 技術의 開發 추세를 알아볼 필요가 있다.

半導体가 종래의 다른 機械類 및 電子裝置에




모든 기술이 성공적으로 개발되어야 VLSI IC를 제조할 수 있다.

비해 갖고 있는 우수한 特性으로는 높은 信賴性과 저렴한 제조원가를 들 수가 있다. 信賴性이 높은 것은 半導体回路(IC) 내부에 움직이는 부분이 전혀 없기 때문에 마모에 의한 老後化가 전혀 없기 때문이며 제조원가가 낮은 것은 한번의 工程으로 동시에 수백개 이상의 IC를 만들 수 있기 때문이다.



〈표 1〉





〈표 2〉

LSI란 바로 이러한 특성의 효과를 극대화하

기 위하여 IC를 大規模 集積化와 小型化의 目的으로 개발된 技術이다. 即, 小型化를 추구하므로써 더욱더 많은 技能을 하나의 IC에 集積시킴에 따라 外部와의 연결을 極小化하여 信賴性이 낮아지는 요인을 제거하고 한번에 더 많은 量의 IC를 만들므로써 제조원가를 한층더 하락시키게 되었던 것이다. 다음의 表는 Memory IC에 대하여 年度別 가격 하락 추세를 나타내고 있다.

오른쪽 表는 한개의 Memory chip이 갖는 記憶容量을 年度別로 나타내고 있으며 IC의 集積度가 機何級數의으로 증가하고 있는 것을 볼 수 있다. 左쪽 표는 bit당 제조원가(bit)는 情報의 最小單位를 年도별로 나타내고 있으며 IC의 제조원가가 매년 急激히 감소하고 있는 것을 볼 수 있다.



## 2. LSI 技術의 問題點

그동안 급진적으로 발달되어 오던 LSI 技術은 小型化 추세가 거듭될수록 여러 가지 문제에 逢着하게 되었다.

그 첫째로는, IC를 거듭 縮小해 나아감에 따라 回路線 幅이  $3\mu\text{m}$  이하가 되는 Pattern을 얻어낼 수 있어야 했는데 당시 일반적으로 사용되던 Mask Aligner와 濡式蝕刻(Wet etch) 방법으로는 再現性 있게 얻어낼 수가 없게 되었다.

둘째로는, IC 内部 素子의 크기가 작아질수록 비교적 큰 素子에서는 잘 나타나지 않던 현상들이 素子의 동작 特性에 심각하게 나타나게 되어 半導体素子에 대한 좀더 깊은 物理學的인 이해가 요구되게 되었다.

세째로는 IC의 集積度가 높아짐에 따라 인간의 頭腦로는 설계하고자 하는 IC의 전체에 대하여 극히 일부밖에 다룰 수가 없게 되었다.

네째로 Pattern의 크기가 작아짐에 따라 Wafer 加工 工程 중에 미세한 먼지 혹은 Bacteria 등이 Wafer 表面에 앉게 되더라도 IC의 動作에 결정적인 惡影響을 미치게 되었다.

따라서, IC의 小型화와 高集積化를 계속 추진하기 위하여 새로운 技術의 개발이 부단히 요구되므로써 이러한 諸問題點을 해결하기 위한 技術로 현재 量產하고 있는 것이 半導体技術의 最尖端인 LSI 技術인 것이다.

## III. VLSI 技術의 開發 課題

여기서는 앞절에서 거론됐던 네가지의 問題點 들에 대해서 좀더 상세히 다루어 보기로 하겠다.

### ① 微細加工技術의 開發 課題

微細加工技術은 大別하여 寫眞蝕刻技術, 不純物 投入技術과 配線技術의 세 분야로 나눌 수 있다.

첫째, 寫眞蝕刻技術은 感光液이 塗布된 Wafer 표면에 원하는 Mask Pattern을 읊기는 寫眞技術과 感光液膜의 Pattern을 Wafer 위의 박막

에 다시 읊기는 蝕刻技術로 구분하고 있으며 다음은 종래의 寫眞蝕刻技術의 특징과 向後의 開發 방향을 비교해 놓은 표이다.

上記 表上에서 密着式 Pattern 伝達方式은 Mask와 Wafer를 密着시키는 방법을 말하는데 이런 경우에는 回数를 거듭할수록 Mask의 Pattern과 Wafer 表面의 미세한 구조에 損傷이 가해져서 Mask의 損耗率이 높을 뿐만 아니라 正確한 Pattern도 얻을 수 없게 된다.

이러한 문제를 해결하기 위해서는 Lens나 反射鏡을 이용한 복잡한 장치를 이용해서 Mask의 Pattern을 Mask로부터 떨어져 있는 Wafer에 전달하여야 한다.


또한, 종래에는 生産性을 위하여 Wafer 全面을 동시에 露光시키는 방법을 취하였으나 이렇게 할 경우 Wafer Center와 가장자리 사이에 빛의 強度와 入射角 등이 약간의 차이가 발생하므로써 미세한 Pattern의 均一性을 잃게 된다.

따라서 VLSI工程에서는 Wafer의 選擇된 特定 부분만을 移動하면서 노광시켜 Wafer 全面에 걸쳐 寫眞工程이 균일하게 이루어지도록 하게 된다.

또한, 光源도 종래에는 紫外線을 사용하였으나 이는 비교적 波長이 길어서  $3\mu\text{m}$  이하의 Pattern을 얻기 위해서는 波長이 훨씬 짧은 X-ray 및 電子 Beam을 이용하여야 한다.

濕式蝕刻技術은 순전히 化學反應에 의해서만 蝕刻을 하게 되므로 同方位性 蝕刻이 이루어지게 되는 반면, 乾式蝕刻技術은 化學反應에 物理的인 운동을 병행하도록 되어 있어서 蝕刻이 方向性을 가지고 일어나게 된다.

따라서 미세한 Pattern의 蝕刻을 위해서는 乾式蝕刻 방법을 채택하여야 하며 다음은 이 두 가지 蝕刻工程을 비교한 그림이다.



	종래방법의 특징	개발 방향
사 진 기 술	Pattern의 전달 노광의 범위 광원	밀착식 Wafer 전면 자외선
식 각 기 술	습식	투영식 Scanning 또는 Stepping X-ray 또는 E-beam 건식

둘째, 不純物 投入技術은 半導体 特性을 결정키 위하여 Silicon Wafer의 面위에 평면 구조를 다루는 기술이다.

종래의 不純物 投入 방법은 주로 高温擴散에 의한 방법이었으나 일반적으로 IC 加工工程 중에는 이러한 高温工程이 5~6번 거듭 반복될 수 있기 때문에 前工程에서 얻어진 垂直 구조가 後屬工程에서 影響을 상당히 받게 되며 不純物의 濃度도 정확하게 조절하기가 힘들다.

이러한 문제를 해결하기 위해서는 강한 에너지로 이온을 주입시키는 방법을 사용하던가 抵溫에서도 高温의 效果를 얻을 수 있도록 Plasma, 光化學反應 등을 이용하는 工程을 사용하여야 한다.

세째, 配線技術은 종래에는 Al과 Poly Si만을 사용하였으며 Al은 열에 약하고 Poly Si은 非低抗이 큰 단점을 가지고 있다.

그러나 IC의 集積度를 높이는 방법중에는 배선을 多層 구조로 만들어서 配線이 차지하는 면적을 줄여주는 방법이 있으며 이런 경우에 열에 강한 配線物質이 필요하게 된다. 반면에 IC의 集積度가 높아지면 配線의 길이가 상대적으로 증가하게 되어 非低抗이 작은 配線物質이 同時に 필요하게 된다.

따라서 Al과 Poly Si 이외의 Tungsten, Molybdenum, Titanium 등을 사용하기 위한 配線技術이 개발되어야 한다.

이러한 모든 연구 과제의 窮極의 목표는 水平 구조는  $2.0 \pm 0.2 \mu\text{m}$ 로 조절되고 垂直 구조는  $5000A^{\circ} \pm 500A^{\circ}$ 로 조절되어 3層 이상의 配線 구조를 갖고 10MHz 이상에서 動作이 되는 IC를 제조하는 것이다.

## ② 半導体 物理의 研究 課題

앞에서도 지적했듯이 IC의 素子 크기가 작아짐에 따라 素子의 動作特性에 종래와는 많은 차이를 나타내게 되었다.

이는 주로 종래의 半導体 理論들이 二次元的 解析에 그쳤던 데에 緣由한 것이다.


그러나 VLSI급의 IC에서는 素子의 크기가 二次元的 해석만으로는 그 動作을 명백하게 설명할 수 없을 정도로 작아지기 때문에 이러한 분야에 연구가 많이 이루어져야 한다.

더우기 종래의 半導体 理論들은 半導体의 格子 구조를 전혀 틈이 없는 완전 結晶으로 가정하고 있는데 비해 素子의 크기가 水平 垂直 방향으로 축소됨에 따라 국부적인 결정 결함과 특

히 결정 구조가 急激하게 파괴되는 半導体의 表面에 대한 좀더 깊은 이해가 필요하게 된다.

## ③ 設計 自動化 技術의 開發 課題

IC의 設計가 이루어지는 順序는 대략 다음 그림과 같다.



위의 각 設計 단계에서 集積度가 높은 칩을 종전의 方法대로 설계할 경우 많은 設計 시간이 소요된다.

그 중 Layout 設計는 상상하기 힘들 정도의 시간이 걸리므로 自動化를 이루지 않고는 VLSI의 Layout 設計는 불가능하다. 構造的 設計方法을 이용하여 Logic 設計를 하고 단층적 設計 방법을 이용하여 Lay out를 設計하는 自動化設計를 이루어야 한다.

설계뿐 아니라 設計된 回路나 Layer의 點檢도 設計에서 소요되는 時間 이상으로 많이 소요가 되며 점검시에 많은 Error를 범할 수가 있으므로 이것 역시 自動化 시스템에 의존하지 않으면 안된다.

이와 같이 IC 設計의 一聯의 과정을 自動化시킴으로써 시간 短縮 및 設計의 Error를 가능한 한 줄여 주어야 한다.

따라서 設計의 自動化에 따르는 각 단계마다 필요로 하는 수 많은 프로그램을 개발하지 않으면 안된다.

## ④ 環境調節 技術의 開發

우수한 IC를 제작하기 위해서는 半導体 工場 내부의 환경을 엄격히 조절하여 먼지, Bacteria 등 源泉의 不良 発생 요인을 제거해야 된다는 사실을 여기서 새삼스럽게 言及할 필요는 없을 것이다.

다만, 여기서 지적하고 싶은 것은 먼지의 発生요인 중에 큰 비중을 차지하고 있는 것은 作業者라는 것이다.

따라서 窶極的으로 半導体 工場은 無人化 되어 가는 추세에 있으며 앞으로의 半導体 工場에서는 이러한 면에서 設備의 선정 및 工場의 設計에 대한 慎重한 考慮를 해야 할 것이다.

#### IV. 結 言

앞에서 기술한 바 있는 모든 技術들이 성공적으로 개발이 되면 VLSI IC를 제조할 수 있게 될 것이다.

그러나 VLSI의 중요한 특징 중의 하나는 Memory IC와 같이, 거의 모든 VLSI IC는 Customer의 특별 注文에 의해서 설계되고 제조된다는 것이다.

장기간에 걸쳐 많은 노력이 필요한 제품의 圆滑한 販賣를 위한 諸般 작업도 앞에서 거론된 모

든 기술들의 개발과 병행하여 추진이 되어야 함을 복합적으로 검토하여 볼 때, 현재 우리 국내 半導体 技術이 LSI 수준에 미치는 실정이기는 하나 가장 尖端 產業이면서 가장 경영이 어려운 半導体 產業을 효과적으로 육성하여 80年代의 技術立國을 실현하기 위하여는 국내 半導体 業界의 의지와 사명감 위에 政府의 지원이 조속히 실천되어야 겠으며 先進國의 예와 같이 관민이 혼연일체가 되어 매진하면 技術人力의 早期 養成, 生産性의 比較優位, 技術開發의 跳躍이 충분히 가능하므로 그간 蕁積된 자체 기술과 先進技術의 도입을 기반으로 하여 汎國家的인 노력을 하면 현재 국내 半導体 業界에서 강력히 추진하고 있는 VLSI 事業은 기필코 성공할 수 있다고 확신하는 바이다.

## 1984年版「英文 綜合 카탈로그」製作안내

本會에서는 電子電機工業 振興事業의 일환으로 1984年版「英文 綜合 카탈로그(Korea Electronics Catalog)」을 제작합니다. 1975年 이래 매년 1회씩 제작해 온 同 카탈로그는 世界 각국의 公館, 貿易館, 機關, Buyer, 海外 電子展 등에 집중 배포되므로 貴社의 주력 製品과 新製品을 가장 효과적으로 P.R. 및 소개 할 수 있는 이 기회를 놓치지 말고 많은 참여 있으시길 바랍니다.

- 판형 : 국배판 (21×28 cm), 半洋裝       부수·면수 : 5,000부, 400면 내외
  - 발간 일자 : 1983. 8. 30日
  - 揭載申請書 제출 : 1983. 6. 30日까지
  - 原稿 제출 기한 : 1983. 7. 10日까지
- ※ 제출처 및 문의처 : 本會 資料發刊課 (778-0913/8)

### '84英文 綜合 카탈로그 本文·廣告 계재료

(부가세 별도, 원)

제재부분	제재면 및 色 度	제재료
本 文	本 文(原 色)	110,000
	本 文(黑 白)	80,000
廣 告	表 4(原 色)	3,000,000
	表 2(原 色)	800,000
	表 2對面(原 色)	800,000
	表 3(原 色)	600,000

제재구분	제재면 및 色 度	제재료
廣 告	表 3對面(原 色)	600,000
	内表紙對面1(原 色)	550,000
	内表紙對面2(原 色)	550,000
	内表紙對面3(原 色)	550,000
	間 紙(原 色)	350,000
	間 紙(黑白)	250,000

※ 上記 계재료는 계재신청서, 원고 제출시에 現金 또는 어음으로 納付하여야 합니다.