Journal of the Korean Institute of Telematics and Electronics (대한전자공학회논문지)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A Study on the High-Speed Multiplier Architecture Using RNS

RNS에 의한 고속 곱셈기 구성에 관한 연구

  • 김선영 (동국대학교 공과대학 전자공학과) ;
  • 김재공 (동국대학교 공과대학 전자공학과)
  • Published : 1983.09.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, an architecture for high-speed RNS multiplier were proposed by using com-binational logic circuit. The optimum conditions of moduli set which could be saved hardware and operation time were also considered. In the case of RRNS multiplier, output translation could be achieved effectively by means of the modified CRT with magnitude index. It is shown that the estimated multiplication time is about 31.7 ns in NRNS, whereas 47.95 ns in RRNS, respectively.

조합논리회로를 사용한 고속 RNS 곱셈기의 구성을 제안하였다. 연산시간과 하드웨어 절감을 결정하는 최적 moduti 선택조건에 대해서도 검토하였으며 RRNS에서는 magnitude index를 사용한 변형된 CRT로써 출력 변환하였다. 제안된 곱셈기의 추정시간은 파이프 라인없이 NRNS인 경우 31. 7ns, RRNS인 경우 47.95ns이었다.

Keywords