A Study on Design Method for the Testable Digital Systems

오동작 특정이 쉬운 논리회로의 설계방식 연구

This paper deals with the development of a design approach to generate easily testable complex digital systems. As the technique is based on small testable building blocks (submodule) with the exhaustive testing circuits, it is not necessary for any automatic test equipment and signature analyzer. As a result ,the test time which is determined not by circuit complexity but sixte of the tarprest submodule, is not exhaustive and also, the circuit reliability is very high.

본 논문은 회로의 복잡성이 증가됨에 따른 신뢰도와 개선과 유지보수에 대한 효율성을 높이기 위한 연구로서 측정이 가능한 작은 회로 블럭을 모듈 단위로 설계하여 이들의 조합으로 디지틀 시스템을 구성하였다. 이는 측정상에 신호 발생기와 신호 해석기가 필요치 않고 모듈 단위로 완전 측정되기 때문에 높은 신뢰도와 짧은 측정 시간을 갖는다.