A Study on the fault Detection using output Sequence in Combinational Logic Networks

출력순자를 이용한 조합회로의 고장검출에 관한 연구

In this paper, we are concerned with the problems of fault- detection for combinational logic networks. The method which we can obtain the complete test sets using propagation of primitive test sets is presented by considering the relation between test sets of each line. A new method is proposed that can detect the fault through the observation of the output variance by applying only the test sets equivalent to the number of inputs We found that the method is much improved compared to the conventional fault detecting procedure that requires applying the complete test sets to the logic networks.

본 논문은 조합논리회로의 고장검출에 관한 것이다. 회로내의 각 line의 test set사이의 관계를 고찰하므로서 모든 test set을 D-algorithm을 반복하여 적용하지 않고 어느 하나의 test set 만을 구하여 이를 전파시켜서 구할 수 있는 방법을 연구하였고, 두번째로는 모든 선마다의 test set을 구하여 이를 회로에 모두 인가하여 고장을 검출하는 종래의 방법을 벗어나서 입력수만큼의 test set을 인가하여 출력의 상고를 점검하여 고장을 검출하는 방법을 제시되었다.