

論 文

對數計數率計에 關한 研究

(A Study on the Logarithmic Counting Ratemeter)

李炳璣* · 鄭昊均**

(Lee, Byung Suhn and Chung, Ho Kyoong)

要 約

廣帶域의 計數率을 選擇 스위치 없이 計測하기 為한 對數計數率回路에 關한 解析을 하였고 그에 依한 多데케이드 計數率回路의 構成方法과 實驗結果를 提示하였다.

이 對數計數率回路는 週期的인 入力 펄스 뿐만 아니라, Poisson分布를 갖는 random한 펄스에 對하여도 對數의인 應答特性을 가지며 計數率 1 pps로 부터 10^5 pps까지 5데케이드의 領域에 걸쳐 좋은 對數特性을 가지며 또한 낮은 領域과 높은 領域에서의 特性低下의 原因을 紛明하여 兩端에서의 特性을 効果的으로 补償하였다.

Abstract

This paper describes a new simplified logarithmic counting ratemeter for the measurement of wide range counting rates without selector switch. Theoretical analysis of the proposed circuit and synthesis technique for designing a multi-decade instrument using this configuration are given. It has a linear response on the logarithmic scale for random pulses of Poisson's distribution as well as for periodic pulses.

The experimental circuit designed by the proposed technique has a good logarithmic response over 5 decades covering the counting rates from 1 pps to 10^5 pps. Also the causes of inaccuracy in the low and high range are examined and effectively removed.

1. 序 論

原子爐에서 放射되는 中性子 및 γ 線을 透過하여 放射性 同位元素에서 放射되는 各種 放射線의 計數率을 線形의으로 計測하는 線形計測率計에 있어서 廣帶域의 計數率을 計測하기 為하여는 선택 스위치에 依하여 數個의 領域으로 區分하여 測定한다.

實際 計測에 있어서 急速히 變化하는 計數率을 計測하거나 또는 全 領域을 하나의 미터上에 表示하기 為하여는 이터한 廣帶域에 걸친 計數率의 表示를 壓縮시킬 必要가 있으며, 이것은 計測하고자 하는 信號에 對數의으로 比例하는 出力を 얻음으로써 可能하다.

이러한 對數函數을 實現하는 方法은 다음과 같은 두

가지 種類로 大別할 수 있다. 그 하나는 入力電流의 對數值에 比例하는 出力電壓을 갖는 素子 即 variable-mu tube, ダイオード 및 트랜지스터의 特性을 利用한 對數增幅器이며, 다른 하나는 被動素子의 適當한 結合으로 入力 펄스의 計數率에 對數의으로 比例하는 出力電壓 또는 電流를 갖도록 한 本 論文에서 다룬 려고 하는 對數計數率回路이다.

對數計數率回路의 對數特性은 必要한 테케이드의 領域에 걸쳐서 線形의이어야 하는데 Cooke-Yarborough 및 Pulseford⁽¹⁾는 時定數가 테케이드로 變하는 數個의 ダ이오드 링프 回路로 된 對數計數率回路의 낮은 計數率과 높은 計數率에서의 特性을 补償하기 為하여 이 세該當되는 링프 回路에는 보다 높은 矩形波를 印加하였으며 Lichtenstein⁽²⁾과 De Bolt⁽³⁾는 ダ이오드가 特別히 考案된 RC 組合回路를 利用하여 對數特性의 線形度量 向上시키도록 試圖하였다. 이들 回路는 共通

*正會員, **準會員, 韓國原子力研究所, 計測制御研究室
Instrumentation and Control Division, Korea Atomic Energy Research Institute.
接受日字: 1975年 1月 14日

의으로 對數計數率回路을 驅動하는데 binary switch 를 利用하였으나 統計的인 誤差를 隨伴한다.⁽⁴⁾ 또한 Kostic 및 Kovac⁽⁵⁾과 Alexander 및 Green⁽⁶⁾은 binary switch에 依한 電力消耗를 最小限으로 하기 為하여 트랜지스터 스위치 回路로 RC回路을 驅動하는 回路를 提案하였다.

이 論文에서는 다이오드와 容量 및 漏洩抵抗만으로 이루어진 對數計數率回路의 基本對數計數率回路를 解析하고 그 解析에 依한 多 테케이드 對數計數率回路의 構成方法를 提示하여 random한 펄스에 對한 應答特性과 낮은 計數率 및 높은 計數率에 있어서의 特性的 低下原因을 分析함으로써 그것에 對한 補償方法를 記述하고 實驗結果를 提示한다.

2. 基本對數計數率回路

對數計數率回路(對數回路)의 基本回路을 그림 1에 表示한다. 이 그림에서 다이오드 D는 正의 入力 펄스에 對하여는 完全한 短絡狀態이고 그以外의 時間에는 完全한 開放狀態라고 假定하여 펄스幅 t_s 와 時定數 RC 그리고 計數率 n pps(pulse per second)와의 사이에는

$$t_s < \frac{1}{n} < RC \quad (1)$$

의 關係가 成立한다고 假定한다.




그림 1 對數計數率回路의 基本回路
Fig. 1 Basic logarithmic counting ratemeter circuit.

펄스 電壓의 크기 V 인 正의 펄스가 印加되었을 때 미터 M 에 流는 瞬時電流 i 는

$$i = -\frac{V}{R} e^{-\frac{t}{RC}} \quad (2)$$

이므로 펄스 한個當 傳達되는 總電荷量 Q 는

$$Q = \int_0^t i dt = CV(1 - e^{-\frac{1}{nRC}}) \quad (3)$$

이고 週期的인 펄스가 印加되었을 때 R 에 流는 平均電流는 $I = nQ$ 이므로

$$\begin{aligned} I &= nCV(1 - e^{-\frac{1}{nRC}}) \\ &= \frac{V}{R} nRC(1 - e^{-\frac{1}{nRC}}) \end{aligned} \quad (4)$$

이다. $n \rightarrow \infty$ 인 때의 鮑和電流 I_{sat} 는

$$I_{sat} = \lim_{n \rightarrow \infty} I = \frac{V}{R} \quad (5)$$

로 漏洩抵抗 R 이 一定하면 I_{sat} 는 一定한 值을 가진다

(4)에서 無次元計數率 $nRC = \rho$ 로 定義하면

$$\frac{I}{I_{sat}} = \rho(1 - e^{-\frac{1}{\rho}}) \quad (6)$$

(6)을 $\log \rho$ 에 對하여 그리면 그림 2와 같다. 이 特性曲線으로부터 한 테케이드程度의 區間에서 大略 對數的인 特性을 가짐을 알 수 있다.




그림 2 基本對數回路의 出力特性

Fig. 2 Output characteristic of the basic logarithmic counting ratemeter circuit.

(6)은 $\rho = nRC$ 의 函數로 表示되어 있으므로 時定數 $T = RC$ 가 一定比 $\alpha (> 1)$ 로 變한다면 $T_k = T_0 \alpha^k$ 로 表示할 때 $\rho' = nT_k \alpha^k = \rho \alpha^{k+1}$ 으로

$$\log \rho' = \log \rho + k \log \alpha \quad (7)$$

이다. 따라서 $T = T_k$ 인 對數回路의 特性曲線은 $T = T_0$ 일 때의 特性曲線을 左로 $k \log \alpha$ 만큼 移動한 曲線이 된다.

3. 多 테케이드 對數回路의 構成

앞節에서 解析한 하나의 다이오드-RC回路의 計數率에 對한 出力電流特性曲線은 한 테케이드 程度의 制限을 具有する 區間에서 對數의 特性에 近似하다. 但은 領域의 對數回路構成은 같은 構造를 具有하는 여리 個의 回路를 時定數가 一定比로 增加하도록 하여 並列結合함으로써 이루어 질 수 있다. 여기서는 基本對數回路의 特性을 細密히 解析함으로서 要求되는 廣帶域 對數回路의 體系의 構成方法를 提示한다.

(6)을 $x = \log \rho$ 에 對하여 微分하면

$$\frac{d}{dx} \left(\frac{I}{I_{sat}} \right) = \rho(1 - e^{-\frac{1}{\rho}}) - e^{-\frac{1}{\rho}} \quad (8)$$

이것은 ρ 에 對한 陽의 函數이며 $\rho = \rho_0$ 에서 最大值를 갖고 이 點에 對하여 近似的인 對稱을 이루고 있다. 그림 3은 (8)을 $\log \rho$ 에 對하여 그린 曲線이다. 計算에 依하여 最大值 ρ_0 를 求하면 $\rho_0 = 0.56$ 이다.

(8)의 特性으로부터 (6)은 ρ_0 를 中心으로 對稱의 特性變化를 가짐을 알 수 있다. $\rho_0 = n_0 K C = n_0 T$ 로 令す ρ_0




그림 3 基本對數回路의 $\frac{d(I/I_{sat})}{d(\log\rho)}$ 特性曲線

Fig. 3 $\frac{d(I/I_{sat})}{d(\log\rho)}$ characteristic curve of basic logarithmic circuit.

가 되는 計數率 n_0 를 時定數 T 로 表示하면

$$n_0 = \frac{\rho_0}{T} = 0.56 \quad (9)$$

이다. 이 計數率을 中間計數率이라 定義한다. 多 デカイ드 對數回路의 構成은 (9)에서 時定數를 一定比로 變化시킴으로서 中間計數率을 (7)에 依하여 一定한 間隔으로 配置하여 全體 電流特性이 計數率에 對한 對數特性을 나타내도록 한다.

構成하고자 하는 對數回路의 領域이 最低計數率 n_L pps로 부터 最高計數率 n_H pps일 때 $m+1$ 個의 ダイオード-RC回路로 構成한다면 n_L 과 n_H 를 中間計數率配列의 兩端으로 하여 그림 4와 같이 이 사이를 $\log\alpha$ 間隔으로 m 等分하면 n_H 는

$$n_H = n_L \alpha^m \quad (10)$$

로 表示된다.




그림 4 中間計數率의 配列

Fig. 4 The arrangement of center counting rates.

n_L 을 中間計數率로 하는 回路의 時定數를 T_0 , n_H 를 中間計數率로 하는 回路의 時定數를 T_H 라 하면 (9)에 依하여

$$n_L T_0 = n_H T_H \cdot \rho_0 \quad (11)$$

(10)을 (11)에 代入하면

$$T_H = T_0 \alpha^{-m} \quad (12)$$

또한 (10)에서 α 를 求하면

$$\alpha = \sqrt[m]{\frac{n_H}{n_L}} \quad (13)$$

(11)에서 最低計數率 n_L 에 對한 時定數 T_0 는

$$T_0 = \frac{\rho_0}{n_L} \quad (14)$$

따라서 最低計數率 n_L 로 부터 N デカイ드의 對數回路를 $m+1$ 個의 ダイオード-RC回路로 構成하기 为하여는 (13)式로 부터

$$\alpha = \sqrt[10]{n_H}$$

의 一定比로 時定數

$$T_k = T_0 \alpha^{-k} \quad k=0, 1, 2, \dots, m$$

의 回路를 結合한다. 各 回路의 饱和電流를 같게 하기 为하여 漏導抵抗 R 은 一定하여 하므로 容量 C 를 變化시켜

$$C_k = C_0 \alpha^{-k} \quad (15)$$

로 하여 위의 時定數를 實現한다.

이와 같은 方法으로 $m+1$ 個의 回路를 並列結合시켜 시 이루어진 多 デカイ드 對數回路 그림 5에서 미터 M 에 流하는 平均電流 I 는 (4)의 C 에 (15)의 C_k 를 代入함으로서

$$I = \frac{V}{R} \sum_{k=0}^{m-1} n T_0 \alpha^{-k} \left(1 - e^{-\frac{1}{n T_0 \alpha^{-k}}} \right) \quad (16)$$

로 表示된다.




그림 5 多 デカイド 對數回路

Fig. 5 Multidecade logarithmic counting rate-meter.

(16)을 $n_L=1$ pps, $N=5$ デカイド로 하여 몇 가지 α 와 m 에 對하여 그리면 그림 6과 같다. 計算의 便宜上 주어진 α 에 對하여 가까운 整數값 m 을 求하여 全體 電流 I 를 求한 다음 $n=10^6$ pps일 때의 値으로 normalize하였다. 그리고 각 曲線에 對한 最適對數曲線의 方程式을 求한 것을 表 1에 表示한다.

그림 6과 表 1로 부터 α 가 增加함에 따라 m 即 基本 ダイオード-RC回路의 數가 增加됨을 알 수 있고, 또한 각각의 最適對數曲線과의 誤差가 많아지고 曲線을 中心으로 振動하고 振動의 數가 增加되면서 振幅이 커짐을 알 수 있다.

表 1 最適對數曲線의 方程式

α	m	方程式
5	8	$Y_c = 0.060 + 0.190 \log n$
10	5	$Y_c = 0.087 + 0.187 \log n$
20	4	$Y_c = 0.105 + 0.181 \log n$
50	3	$Y_c = 0.131 + 0.174 \log n$
100	3	$Y_c = 0.161 + 0.168 \log n$




그림 6 몇 가지 α 와 m 에 對한 綜合電流特性
Fig. 6 Total output current vs. pulse rate with varying α and m .

4. Random 펄스에 對한 應答

放射線源이나 一定한 出力으로 驅動中인 原子爐에서는 一定한 平均 發生率을 가진 펄스가 random하게 發生한다. 이때의 펄스 發生分布는 Poisson의 分布를 가지 平均 發生率을 n 이라 할 때 時間區間 dt 에서 時間 t 秒後에 하나의 펄스가 일어난 確率은

$$w(t) = n e^{-nt} dt \quad (17)$$

로 주어진다.

(3)에서 하나의 펄스가 印加된 後 時間 t 까지 傳達되는 電荷量 Q 는

$$Q = CV(1 - e^{-\frac{t}{RC}})$$

이므로 펄스 發生率이 (17)로 주어지는 分布를 가질 때 펄스當 傳達되는 電荷量 Q 의 期待值은

$$\begin{aligned} Q &= CV \int_0^\infty (1 - e^{-\frac{t}{RC}}) n e^{-nt} dt \\ &= CV \frac{1}{1 + nRC} \end{aligned} \quad (18)$$

이 되어 單位時間當 平均的으로 n 個의 펄스가 印加될 때 흐르는 平均電流 I 는

$$I = \frac{V}{R} \frac{nRC}{1 + nRC} \quad (19)$$

이다. $\alpha=10$ 이고, $m=5$ 인 때의 週期的 펄스에 對한 出力電流特性曲線은 그림 6b를 다시 그린 것이 그림 7의 曲線 1이고, 曲線 2는 random한 펄스에 對한 것으로서 (15)를 (19)에 代入하여 얻은 式

$$I = \frac{V}{R} \sum_{k=0}^n \frac{\alpha^{-k}}{1 + n T_0 \alpha^{-k}} \quad (20)$$

을 그린 것이다. 이 두 曲線은 거의 平行을 이루고 있




그림 7 $\alpha=10$ 및 $m=5$ 인 때의 週期的인 入力펄스와 random펄스에 對한 應答特性比較. 曲線 1은 週期的인 펄스, 曲線 2는 random펄스.

Fig. 7 Comparison between the response curves to periodic pulses and random pulses for $\alpha=10$ and $m=5$. Curve 1 for periodic pulses and curve 2 for random pulses.

이서 random한 펄스를 計數할 때에도 標準 펄스 發生器로較正이 可能함을 알 수 있다.

5. 入力 펄스幅의 影響

第2節에서 基本對數回路를 解析할 때에는 $t_s < \frac{1}{n}$ 이라고假定하였다. 그러나 實際로 높은 計數率에 達하면 $t_s \approx \frac{1}{n}$ 이 되어 그의 影響을 無視할 수 없다. 이제 펄스幅 t_s 를 考慮하면 펄스 한個當傳達되는 電荷量 Q 는

$$Q = \frac{V}{R} \left(t_s + \int_{t_s}^{\frac{1}{n} - t_s} e^{-\frac{t}{RC}} dt \right) = \frac{V}{R} \left\{ t_s + RC [1 - e^{-\frac{1}{nRC}} (1 - t_s)] \right\} \quad (21)$$

가 되어 單位時間當 n 個의 펄스가 印加될 때 漏洩抵抗 R 에 流하는 平均 電流 I_a 는

$$I_a = \frac{V}{R} nRC \left(1 + \frac{t_s}{RC} \right) \left[1 - \frac{1}{1 + \frac{t_s}{RC}} e^{-\frac{1}{nRC} + \frac{t_s}{RC}} \right] \quad (22)$$

펄스幅을 考慮하지 않았을 때의 平均電流 I 를 表示하는 式 (4)와의 比를 求하면

$$\frac{I_a}{I} = \frac{1 + \frac{t_s}{RC} - e^{-\frac{1}{nRC} + \frac{t_s}{RC}}}{1 - e^{-\frac{1}{nRC}}} \quad (23)$$

(23)은 $\frac{t_s}{RC} \ll 1$ 일 때 $e^{-\frac{1}{nRC}} \approx 1$, $\frac{t_s}{RC} \approx 1$ 으로 $\frac{I_a}{I} \approx 1$ 이 되어 計數率에 无关하게 I_a 는 앞에서 解析한 바와 같은 1의 線形度를 따른다.

한편 $\frac{t_s}{RC} < 1$ 일 때 $e^{-\frac{1}{nRC}} \approx 1 + \frac{t_s}{RC} + \frac{1}{2} \left(\frac{t_s}{RC} \right)^2$ 으로 하여

$$\frac{I_a}{I} \approx \left(1 + \frac{t_s}{RC} \right) \left[1 - \frac{1}{2} \left(\frac{t_s}{RC} \right)^2 \frac{1}{e^{-\frac{1}{nRC}} - 1} \right] \quad (24)$$

(24)는 n 의 对數로서 $nRC \ll 1$ 이면 $\frac{I_a}{I} \approx 1 + \frac{t_s}{RC}$ 이고 $nRC \gg 1$ 이면

$$\frac{I_a}{I} \approx \left(1 + \frac{t_s}{RC} \right) \left[1 - \frac{1}{2} nRC \left(\frac{t_s}{RC} \right)^2 \right]$$

이다. 따라서 $\frac{t_s}{RC} < 1$ 인 높은 計數率領域에서 $\frac{t_s}{RC} \ll 1$ 일 때보다 $\frac{I_a}{I}$ 가 計數率에 따라 影響을 주어 線形度가 떨어진다. 이러한 計數率에 따른 影響을 줄이기 위하여 要求되는 最高計數率 n_H 에서 $\frac{1}{2} n_H RC \left(\frac{t_s}{RC} \right)^2 \ll 1$ 이 되도록 t_s 를 定한다.

6. 回路說明 및 實驗結果

앞에서 記述한 理論에 따라 設計된 1 pps로부터 10^5 pps까지의 5데카이드 对數計數率計回路를 그림 8에 表

示한다. 負의 入力 펄스는 trigger되는 單安定 multivibrator의 矩形波 出力 펄스는 緩衝段인 emitter follower를 거쳐 對數回路에 印加되어 이 出力電流는 zero adjust와 full adjust를 할 수 있는 미터回路에 依하여 指示된다.




그림 8 對數計數率計回路

Fig. 8 Logarithmic counting ratemeter circuit.

裝置가 하나의 直流電源으로 動作할 수 있게 하기 為하여 트랜지스터 Q1과 Q2로 되는 에미터 結合 單安定 multivibrator를 利用하였다. 이 回路의 出力 펄스 波高는 8V이며 對數回路를 낮은 임피던스로 驅動하기 為하여 Q3으로 되는 emitter follower를 利用하였다.

第2節에서 解析한 基本 다이오드-RC 對數回路은 矩形波가 印加되었을 때 다음 矩形波가 到達할 때까지 漏洩抵抗에 流하는 電流가 V/R 로 부터 指數函數의으로 減少하는 것을 基本으로 하여 解析하였다. 實際回路에서 이것을 實現하려면 對數回路를 驅動하는 矩形波 發生器의 出力 임피던스와 다이오드의 順方向 및 逆方向抵抗, 逆方向 飽和電流, 容量 C의 充電時間等의 影響을 考慮하여야 한다. 이것을 解析하기 為하여 그림 1을 等價的으로 다시 그리면 그림 9와 같다. 여기서 R , v_s 는 電壓源 v_s 의 電源抵抗이며, R_f 는 다이오드의 順方





그림 9 基本對數回路의 等價回路

Fig. 9 Equivalent circuit of basic logarithmic counting ratemeter.

向抵抗이고 다이오드 D 는 理想다이오드이다. 그리고 電壓源 v_s 는 波高가 V 이고 幅이 t_s 인 理想의 矩形波電源이라고假定한다.

v_s 가 0에서 V 로 되면 $R \gg R_s + R_f$ 이므로 容量 C 는 時定數 $(R_s + R_f)C$ 로 充電되어 $(R_s + R_f)C \ll t_s$ 인 때 C 는 $V_1 = V$ 까지 充分히 充電된다. 그렇지 않으면 v_2 는 그림 10과 같이 진 risetime을 가진 펄스가 된다. C 에 充電되는 電荷는 다이오드를 通하여 流하는 電流를 積分한

그림 10 充電時定數 $(R_s + R_f)C$ 의 影響Fig. 10 Effect of charging time constant $(R_s + R_f)C$.


것과 같으므로

$$Q = \int \frac{v_s - v_2}{R_s + R_f} dt = \frac{A}{R_s + R_f}$$

이다. 여기에 A 는 入力波形 v_s 와 出力波形 v_2 사이의 面積이다. $v_2 < v_s$ 인 동안은 ダイオード가 on 狀態이므로 實際로 觀測되는 信號源의 電壓波形은 v_s 와 같지 않고 v_2 와 같은 波形으로서 始曲된다.

實際 對數回路에서는 낮은 計數率에 對한 特性을 좋게 하기 為하여 大端히 큰 時定數를 갖는 RC回路를 利用하여야 하므로 이 回路의 큰 容量으로 因하여 큰 時定數回路의 電流가 支配的이 되는 낮은 計數率에서는 驅動波形의 始曲으로 特性의 低下를 招來한다. 이것을 防止하기 為하여는 그림 10의 v_s 와 v_2 사이의 面積 A 를 最小로 하여야 하며 이것은 漏洩抵抗 R 을 一定한 電壓으로 維持시켜 入力電壓의 最高值까지 充電時間은 短縮시킴으로써 効果的으로 達成할 수 있다.

그림 8의 對數計數率計回路에서는 potentiometer p1을 調節함으로써 낮은 計數率에서의 特性低下를 改善한다. 미터回路의 p2는 full scale adjuster이고 p3는

그림 11 對數計數率計의 出力特性
(a) 全體電流特性

(b) 各對數段의 個別電流特性

Fig. 11 Output characteristics of the logarithmic counting ratemeter.
(a) Total output current.
(b) Output current of the individual logarithmic circuit.

zero adjuster다. 對數回路는 $\alpha=50$, 最大時定數 77 msec 및 最小時定數 0.6 μsec로 한 計數率 1 pps로 부터 10^5 pps까지 5네 케이드의 領域을 包含할 수 있도록 設計한 것이다.

設計된 對數計數率計의 出力特性은 그림 11a와 같고 그림 11b는 各基本對數回路의 個別 電流特性이다. 그이진 直線은 理想的인 0.2/데케이드 對數特性이다. 이를 特性은 解析된 理論과 잘 符合하며 至領域에 걸쳐 第3節에서 計算된 0.2/데케이드의 借用기를 갖는 對數特性을 나타낸다.

7. 結 論

計數率 1 pps로 부터 10^5 pps까지 5네 케이드의 領域에 걸쳐서 헬름한 對數特性을 나타낼 수 있는 對數計數率計回路의 解析과 體系的構成方法을 提示하였다.

對數回路은 驅動하는 矩形波의 パルス幅을 調節함으로써 높은 計數率에서의 非線形性을 补償할 수 있고 1 pps부터 100 pps사이의 낮은 計數率에서의 特性低下原因을 分析함으로써 낮은 計數率에서도 좋은 對數特性을 보였다.

週期的인 パルス에 對한 反應曲線과 放射線源이나 原子爐에서 나오는 random한 パルス에 對한 反應曲線이 같은 기울기를 갖기 때문에 random한 パルス에 對한 計數率測定時에 標準パルス 發生器로 調正할 수 있음을 보였다.

參 考 文 獻

- E.H. Cooke-Yarborough and E.W. Pulseford: "An Accurate Logarithmic Counting-Rate Meter Covering a Wide Range," Proc. IEE, vol. 68, pt. II, pp. 196-203, 1951.
- R.M. Lichtenstein: "Random Interchange of Circuits with Applications to Counting Rate Meters and Function Generators," J. Appl. Phys., vol. 28, no. 9, pp. 984-989, September 1957.
- H.E. De Bolt: "A Simplified Logarithmic Integrator Circuit," IRE Trans. Nucl. Sci., vol. NS-6, no. 3, pp. 74-77, June 1959.
- C.H. Vincent: "Simplified Accuracy Estimation for the Logarithmic Counting-Rate Meter," Nucl. Instr. Methods, vol. 47, pp. 157-163, 1967.
- V.N. Kostic and B.J. Kovac: "New Simple Logarithmic Counting-rate Meter," Nucl. Electronics, vol. II, Proceedings of the Conference, IAEA, pp. 445-450, 1962.
- R.M. Alexander and I.M. Green: "A Simple High-Accuracy Logarithmic Count Rate Circuit Suitable for Spacecraft Use," IEEE Trans. Nucl. Sci., vol. NS-16, no. 1, pp. 288-303, February 1969.