Annual Conference of KIPS (한국정보처리학회:학술대회논문집)

  • 2024.10a
  • /
  • Pages.245-247
  • /
  • 2024
  • /
  • 2005-0011(pISSN)
  • /
  • 2671-7298(eISSN)
Korea Information Processing Society (한국정보처리학회)
권호 표지
DOI QR코드

DOI QR Code

Performance Analysis of RISC-V Cores for Security Feature Implementation

RISC-V 코어의 보안 기능 구현을 위한 Dhrystone 기반 연산 성능 분석

  • Ki-bong Kang (Dept. of Electronic and Computer Engineering and Inter-University Semiconductor Research Center(ISRC), Seoul National University) ;
  • Yun-seong Hwang (Dept. of Electronic and Computer Engineering and Inter-University Semiconductor Research Center(ISRC), Seoul National University) ;
  • Jun-seung You (Dept. of Electronic and Computer Engineering and Inter-University Semiconductor Research Center(ISRC), Seoul National University) ;
  • Yun-heung Paek (Dept. of Electronic and Computer Engineering and Inter-University Semiconductor Research Center(ISRC), Seoul National University)
  • 강기봉 (서울대학교 전기.정보공학부, 서울대학교 반도체 공동연구소) ;
  • 황윤성 (서울대학교 전기.정보공학부, 서울대학교 반도체 공동연구소) ;
  • 유준승 (서울대학교 전기.정보공학부, 서울대학교 반도체 공동연구소) ;
  • 백윤흥 (서울대학교 전기.정보공학부, 서울대학교 반도체 공동연구소)
  • Published : 2024.10.31
Download PDF
⟨ Previous Next ⟩

Abstract

RISC-V 는 Open-source ISA 로 2010 년 제안된 이후 상용화를 위해 많은 연구가 진행되고 있다. 다양한 하드웨어적 보안 기법과 최적화가 이루어지고 있지만, 오픈소스 RISC-V 코어에 부채널 공격에 대한 방어 기법이 부족한 것을 확인하였기에 상용화할 RISC-V 코어에 부채널 공격 방어 기법이 적용되어야 더욱 안전한 사용이 가능하다. 또한 기존에 개발된 코어에 대한 통일된 환경에서의 성능 비교 및 분석은 따로 진행되지 않아 상용화할 코어를 선정할 근거 역시 부족한 상황이다. 따라서 본 논문에서는 부채널 공격 방어 기법을 구현할 RISC-V 코어를 선정하기 위해 각 코어에 대한 성능 분석 및 비교를 진행한다. 이를 통해 기존 시스템의 보안 코어를 대체할 수 있는 코어를 선별하여 추후 방어 기법 구현에 활용한다.

Keywords

Acknowledgement

이 논문은 2024 년도 정부(과학기술정보통신부)의 재원으로 한국연구재단의 지원을 받아 수행된 연구이며(RS-2023-00277326), 2024 년도 BK21 FOUR 정보기술 미래인재 교육연구단에 의하여 지원되었으며, 2024 년도 정부(과학기술정보통신부)의 재원으로 정보통신기획평가원의 지원을 받아 수행된 연구이며 (No.2021-0-00528, 하드웨어 중심 신뢰계산기반과 분산 데이터보호박스를 위한 표준 프로토콜 개발), 2024 년도 정부(과학기술정보통신부)의 재원으로 정보통신기획평가원의 지원을 받아 수행된 연구이며(IITP-2023-RS-2023-00256081), 반도체 공동연구소 지원의 결과물임을 밝힙니다.

References

  1. Lee, Dayeol, et al. "Keystone: A framework for architecting tees." arXiv preprint arXiv:1907.10119 (2019).
  2. Cheang, Kevin, et al. "Verifying RISC-V physical memory protection." arXiv preprint arXiv:2211.02179 (2022).
  3. Li, Mengyuan, et al. "{CIPHERLEAKS}: Breaking Constant-time Cryptography on {AMD}{SEV} via the Ciphertext Side Channel." 30th USENIX Security Symposium (USENIX Security 21). 2021.
  4. Wichelmann, Jan, et al. "Cipherfix: Mitigating Ciphertext {Side-Channel} Attacks in Software." 32nd USENIX Security Symposium (USENIX Security 23). 2023.
  5. Li, Mengyuan, et al. "A systematic look at ciphertext side channels on AMD SEV-SNP." 2022 IEEE Symposium on Security and Privacy (SP). IEEE, 2022.