

RISC-V 아키텍처의 다양한 응용 분야별 설계 동향 및 활용 사례 분석

김민재¹, 김진성¹, 김충영¹, 박정수¹, 조민성¹, 오현영^{2*}

¹가천대학교 AI 소프트웨어학부 학부생

²가천대학교 AI 소프트웨어학부 교수

{minjae1134, jskim6335, kimchoungy98, pms3333, cho010105, hyoh}@gachon.ac.kr

RISC-V Architecture Design Trends and Application Cases Across Diverse Fields

Min-Jae Kim, Jin-Sung Kim, Chung-Yung Kim, Jung-su Park, Min-Seong Cho, Hyunyoung Oh
Dept. of AI · Software, Gachon University

요 약

RISC-V 구조는 오픈 소스 기반의 명령어 집합 아키텍처(ISA)로, 그 개방성과 확장성으로 인해 다양한 분야에서 주목받고 있다. 이러한 특징은 우주공학, 인공지능, IoT, 보안 등 광범위한 영역에서의 활용을 가능케 한다. 본 논문에서는 RISC-V 아키텍처가 최근 활용되는 주요 분야를 소개하고, 각 분야에서 이 아키텍처가 적용되는 구체적인 설계 방식과 그 장점을 분석한다..

1. 서론

Reduced Instruction Set Computer-V(RISC-V)는 2010년 UC 버클리에서 시작된 오픈 소스 명령어 집합 구조(ISA)로, 기존 상업적 ISA의 한계를 극복하기 위해 설계되었다. RISC-V의 핵심 특징은 개방성과 확장성으로, 누구나 무료로 사용, 수정 및 확장할 수 있다. 이는 RISC-V를 다양한 응용 분야에 적합한 유연한 솔루션으로 만들었다. 라이선스 비용이 없고, 맞춤형 설계가 가능하며, 빠르게 성장하는 생태계와 저전력, 고효율 설계가 가능하다는 장점으로 인해 RISC-V는 우주 공학, 인공지능(AI), 사물인터넷(IoT), 보안 시스템 등 다양한 분야에서 빠르게 채택되고 있다[1]. 본 논문에서는 RISC-V 아키텍처의 주요 응용 분야와 각 분야에서의 구체적인 설계 방식 및 장점을 분석한다.

2. RISC-V 기반 아키텍처의 응용 연구

2.1 우주 공학

우주 환경에서의 RISC-V 아키텍처 활용은 다양한 프로세서 개발을 통해 이루어지고 있다. 그 중 주목할 만한 예로 Cobham Gaisler의 NOEL-V 프로세서를 들 수 있다[2]. NOEL-V는 32/64 비트 RISC-V 호환 프로세서 코어로, 우주 응용을 위해 설계되었다. 이 프로세서는 슈퍼스칼라 듀얼 이슈 파이프라인을 채택하고 있으며, 오류 정정 코드(ECC)를 통한 내결함성을 제공한다. NOEL-V의 주요 특징으로는 RV64GCH 또는 RV32GCH 명령어 세

트 지원, 물리적 메모리 보호(PMP), 메모리 관리 유닛(MMU), 동적 분기 예측 등을 들 수 있다. 특히 우주 환경에서 중요한 내결함성을 위해 L1 캐시와 레지스터 파일에 SECCED(Single Error Correction, Double Error Detection) 기능을 제공한다. De-RISC 프로젝트[3]에서는 RISC-V 기반 SoC를 우주 등급 safety-critical 시스템 플랫폼으로 개발하고 있다. 이 플랫폼은 fentISS의 XtratuM 하이퍼바이저와 결합되어 멀티코어 환경에서의 성능과 안전을 극대화한다. 특히, Barcelona Supercomputing Center(BSC)의 SafeSU(Safe Statistics Unit)를 통합하여 멀티코어 간섭 문제를 해결하고 있다. RISC-V 기반 프로세서들은 현재 실제 우주 환경에서의 성능 검증 단계에 있으며, 이를 통해 우주 분야에서 RISC-V 아키텍처의 실용성과 신뢰성이 더욱 확립될 것으로 기대된다.

2.2 인공지능

RISC-V 아키텍처는 인공지능, 특히 CNN(Convolutional Neural Network) 기반 애플리케이션을 위한 프로세서 설계에 활용되고 있다[4]. IoT 기기에서 CNN 기반 AI 애플리케이션을 효율적으로 실행하기 위해, 일반 용도의 RISC-V CPU와 CNN 전용 가속기를 결합한 이기종 프로세서 설계가 제안되었다. 이 설계에서 RISC-V CPU는 범용 프로세서 역할을 하며, CNN 가속기는 다양한 CNN 모델을 효율적으로 처리할 수 있는 매크로 명령어 목록을 지원한다. CNN 가속기는 컨볼루션,

* 교신저자

폴링, 완전 연결 계층 등 CNN의 주요 연산을 처리하며, 요소별 합과 곱, 배치 정규화, 스케일링 등의 추가 기능도 지원한다. 프로토타입 구현에서 RISC-V CPU는 20 MHz, CNN 가속기는 100 MHz에서 작동한다. 이 프로토타입은 얼굴 검출 및 인식 애플리케이션을 0.72 초 내에 처리할 수 있었다. 400 MHz에서 동작하는 ASIC 구현의 경우, 같은 작업을 0.15 초 내에 처리할 수 있을 것으로 추정된다.

이러한 설계는 제한된 컴퓨팅 리소스와 메모리 용량을 가진 IoT 기기에서 효율적인 CNN 처리를 가능하게 한다. 또한 RISC-V의 개방성과 확장성을 활용하여 도메인 특화 아키텍처(DSA) 구현에 적합하다. 이를 통해 접근 제어 시스템이나 체킨 시스템과 같은 다양한 IoT 시나리오에서 실시간 AI 처리 요구사항을 충족시킬 수 있다.

2.3 사물인터넷(IoT)

RISC-V 아키텍처는 IoT 장치를 위한 프로세서 설계에 점점 더 많이 활용되고 있다. IoT 애플리케이션에 특화된 몇 가지 RISC-V 기반 프로세서 구현을 살펴보면 다음과 같다[5]. PicoRV는 RV32IMC 명령어 세트를 지원하며, 32KB RAM과 다양한 메모리 인터페이스(MUX, AXI4)를 제공한다. FPGA 구현에서 최대 769MHz의 클럭 속도를 달성했다. MicroRV는 RV32I 명령어 세트를 지원하고 FreeRTOS 운영체제 실행이 가능하다. 마스터-슬레이브 관계의 인터페이스를 통해 주변장치와 상호작용한다. RavenSoC은 16핀 GPIO 뱅크, SPI 플래시 컨트롤러, UART 등 다양한 I/O 기능을 제공한다. 특히 과열 정보 기능을 포함해 IoT 장치의 신뢰성을 높였다. Ultra-Embedded RISC-V는 RV32IMZicsr 명령어 세트를 구현하고 5단계 파이프라인 구조를 가진다. 이러한 구현들은 IoT에 필요한 저전력, 소형화, 센서 인터페이스 지원 등의 요구사항을 일부 충족하지만, 아직 모든 요구사항을 완벽히 만족시키지는 못하고 있다. 그러나 RISC-V 아키텍처의 수요 증가에 따라, 이러한 요구사항들을 충족하는 방향으로 발전이 이루어질 것으로 전망된다.

한편, IoT 하드웨어의 보안성 강화를 위해 하드웨어 암호 가속기를 적용하는 연구도 진행되고 있다. [6]은 SM3와 SM4 알고리즘을 사용한 하이브리드 암호화 가속기를 RISC-V 프로세서에 통합했다. 이 설계는 FPGA 구현 시 기존 방식 대비 리소스 사용률을 39.1~34.8% 개선하고 회로 면적을 32.5~57.1% 줄였다.

2.4 컴퓨터 보안

RISC-V 아키텍처는 컴퓨터 보안 분야에서도 활용되고 있으며, 특히 커널 무결성 보호를 위한 하드웨어 기반 모니터링 플랫폼 설계에 적용되고 있다. Kwon 등이 제안한 RiskiM(RISC-V Kernel Integrity Monitor)은 RISC-V 기반 시스템의 커널 무결성을 보장하기 위해 설계된 하드웨어 기반 모니터링 플랫폼이다[7]. RiskiM은 프로그램 실행 모니터링 인터페이스(PEMI)를 통해 프로세서 내부 상태를 추출하여 모니터링에 활용하며, 메모리 쓰기, CSR 업데이트, 제어 전송 명령어에 대한 포괄적인 모니터링을 수행한다. 외부 하드웨어로 구현되어 물리적으로 격리된 보안 실행 환경(SEE)을 제공하고, 웨도우 스택 기법을 통해 제어 흐름 무결성(CFI)을 보장한다. RiskiM은 기존 소프트웨어 스택과의 호환성을 유지하면서도, 성능 오버헤드를 최소화하는 것으로 나

타났다. FPGA 구현 실험 결과, RiskiM은 베이스라인 시스템 대비 1.55%의 게이트 수 증가와 0.59%의 전력 소비 증가만을 보였으며, LMBench 벤치마크에서 평균 0.73%의 성능 오버헤드만을 나타냈다. 이러한 하드웨어 기반 접근 방식은 소프트웨어 기반 방식에 비해 보안성과 성능 면에서 우수하며, RISC-V의 개방성과 확장성을 활용하여 효과적인 보안 솔루션 구현이 가능하다. 향후 RISC-V 기반 시스템에서 보안 기능 강화를 위한 하드웨어 지원이 더욱 확대될 것으로 전망된다.

3. 결론

RISC-V 아키텍처는 개방성과 확장성을 바탕으로 다양한 응용 분야에서 빠르게 채택되고 있다. 이러한 동향은 RISC-V가 다양한 산업 분야의 핵심 기술로 자리 잡고 있음을 보여준다. RISC-V의 개방형 표준은 혁신을 촉진하고 맞춤형 설계를 가능하게 하며, 비용 효율적인 솔루션을 제공한다. 앞으로 RISC-V 생태계의 성장과 함께 IoT, 엣지 컴퓨팅, 인공지능 등 새로운 컴퓨팅 패러다임에서 RISC-V가 중요한 역할을 할 것으로 전망된다. RISC-V 기반의 인공지능 애플리케이션 중 특히 CNN(Convolutional Neural Network) 가속기의 경우, 현재 주요 연산을 효과적으로 수행하고 있다. 그러나 더 고도화된 CNN 모델, 예를 들어 대규모 데이터셋을 다루는 심층 네트워크를 효과적으로 처리하려면 추가적인 최적화가 필요하다. 이를 위해 새로운 연산 명령어를 추가하거나, RISC-V 명령어 집합에 특화된 하드웨어 블록을 통합하여 복잡한 연산을 더 효율적으로 수행할 수 있도록 개선이 요구된다. 이러한 개선이 이루어질 경우, RISC-V 아키텍처는 인공지능과 같은 고성능 애플리케이션에서도 높은 경쟁력을 갖출 수 있을 것이다.

사사문구

이 논문은 2024년도 정부(산업통상자원부)의 재원으로 한국 산업기술기획평가원의 지원(No. RS-2024-00406121, 자동차보안취약점기반위협분석시스템개발(R&D))과 정부(과학기술정보통신부)의 재원으로 한국연구재단의 지원(No. RS-2022-00166529)을 받고 과기정통부 정보통신기획평가원의 정보보호핵심원천기술개발사업(No. RS-2024-00337414)으로 수행한 결과임.

참고문헌

- [1] Benjamin W. Mezger et al., "A Survey of the RISC-V Architecture Software Support," IEEE Access, 2022.
- [2] FRONTGRADE Gaisler, "NOEL-V Processor," <https://www.gaisler.com/index.php/products/processors/noel-v>
- [3] Nils-Johan Wessman et al., "De-RISC: the First RISC-V Space-Grade Platform for Safety-Critical Systems," IEEE Space Computing Conference, 2021
- [4] Zhiqiang Liua et al., "A Heterogeneous Processor Design for CNN-Based AI Applications on IoT Devices," Procedia Computer Science, 2020
- [5] Dr. Manoj Sharma et al., "A Survey of RISC-V CPU for IoT Applications," ICICC, 2022
- [6] Sen Yang et al., "Design and Implementation of Low-Power IoT RISC-V Processor with Hybrid Encryption Accelerator," Electronics, 2023
- [7] Kwon, D et al., "A Hardware Platform for Ensuring OS Kernel Integrity on RISC-V," Electronics, 2021