Acknowledgement
이 논문은 2022 년도 정부(교육부)의 재원으로 한국연구재단 기초연구사업의 지원을 받아 수행된 연구임(No. 2021R1I1A3A04037455).
Proceedings of the Korea Information Processing Society Conference (한국정보처리학회:학술대회논문집)
- 2022.11a
- /
- Pages.27-29
- /
- 2022
- /
- 2005-0011(pISSN)
- /
- 2671-7298(eISSN)
DOI QR Code
Design of Low-Power Sparse Data Processing Unit for Systolic Array
시스톨릭 어레이를 위한 저전력 희소 데이터 프로세싱 유닛 설계
- Park, Judong (School of Electronic and Electrical Engineering, Kyungpook National University) ;
- Kong, Joonho (School of Electronic and Electrical Engineering, Kyungpook National University)
- Published : 2022.11.21
Abstract
최근 인공지능 애플리케이션이 많이 사용되고 이러한 애플리케이션에서 데이터 희소성이 높아지고 있어 이러한 희소 데이터를 효율적으로 처리하기 위한 하드웨어 구조들이 많이 소개되고 있다. 본 논문에서는 희소 데이터 처리 시 전력 소모량을 낮출 수 있는 새로운 하드웨어 구조를 제안한다. 일반적인 인공지능 하드웨어에서 많이 사용되는 시스톨릭 어레이 구조를 기반으로 하며, 제안된 저전력 PE 가 희소 데이터 처리시 희소하지 않은 데이터 처리 시보다 최대 2 배의 전력 소모량을 줄일 수 있는 것으로 나타났다.
Keywords