

결합 인덕터를 사용하여 정류단 전압 스트레스를 낮춘 영전압 스위칭 3레벨 컨버터

김건우, 문건우
KAIST 전기 및 전자공학부

A New Zero-Voltage Switching Three-Level Converter with Reduced Rectifier Voltage Stress

Keon Woo Kim, Gun Woo Moon
School of Electrical Engineering, KAIST

ABSTRACT

3레벨 컨버터는 높은 입력을 갖는 어플리케이션에서 널리 사용되고 있다. 3레벨 컨버터는 스위치의 전압 스트레스를 입력 전압의 절반으로 줄일 수 있다는 장점을 가지지만 경부하에서 영전압 스위칭을 할 수 없다는 단점을 갖고 있다. 이 논문에서는 경부하 조건에서도 영전압 스위칭을 할 수 있는 새로운 3레벨 컨버터를 제안한다. 또한 제안하는 컨버터는 1차측의 환류 전류를 없애고, 정류단 다이오드의 전압 스트레스를 낮추어 도통손실을 저감할 수 있다. 따라서 1차측 스위치의 영전압 스위칭을 통해 경부하의 높은 효율을 달성하고, 1차측 회로와 2차측 정류단의 도통손실을 감소시켜 중부하의 높은 효율을 달성할 수 있다. 제안하는 컨버터는 입력전압 540 600V, 출력과워 750W(48V/15.625A) 조건에서 실험을 진행하였다.

1. 서론

지난 몇 년간 높은 입력전압을 갖는 DC DC 컨버터는 많은 분야에서 중요한 이슈로 떠오르고 있다. 삼상 입력전원을 갖는 AC DC PFC 컨버터의 경우, 정류된 출력 전압이 700V에 달한다. 따라서 이 뒤에 연결되는 DC DC 컨버터는 높은 전압 스트레스를 견뎌야하고, 이를 줄이기 위해 많은 연구들이 진행되어져 왔다.^{[1] [3]} 그 중 그림 1에 나와 있는 3레벨 컨버터는 전압 스트레스를 입력 전압의 절반으로 줄일 수 있어 널리 사용되고 있다. 하지만 기존의 3레벨 컨버터는 경부하에서 영전압 스위칭이 되지 않는다는 문제점이 있다. 또한 1차측에 환류 전류가 흐르기 때문에 1차측에 큰 도통손실이 발생하고, 정류기 다이오드의 높은 전압 스트레스로 인해 큰 파워드 전압 드랍을 갖는 다이오드를 사용해야하는 문제점도 있다. 따라서 높은 효율을 얻기 위해서 이러한 스위칭손실과 도통손실을 줄이는 것이 필수적이다.

먼저 스위칭 손실을 개선하기 위해서 많은 연구자들이 영전압 스위칭을 달성할 수 있는 방법들을 제안해왔다.^{[4] [5]} 먼저 [4]의 연구는 추가 다이오드를 사용하여 lagging 스위치의 영전압 스위칭 범위를 늘린 연구이다. 이 연구는 경부하의 스위칭 손실을 줄일 수 있지만 많은 수의 소자를 필요로 하고 여전히 1차측의 환류전류를 갖고 있다는 단점이 있다. 다음으로 [5]에서 제안하는 컨버터의 경우 전부하에서 모든 스위치가 영전압 스위치가 가능하다. 하지만 1차측에 큰 공진전류를 갖고 있기 때문에 큰 도통 손실로 낮은 효율을 갖는다.




그림 1. 기존의 3레벨 컨버터

다음으로 도통손실을 낮추기 위해서도 많은 연구들이 진행되어져 왔다.^{[6] [7]} 먼저 [6]에서 제안하는 컨버터는 1차측에 환류전류가 없고, 정류기의 다이오드가 낮은 전압 스트레스를 갖는다. 하지만 lagging 스위치가 영전압 스위칭을 하지 못하고, 많은 수의 소자를 필요로 하는 한계점을 갖는다. 다음으로 [7]에서는 듀얼 하프 브리지 캐스캐이드 컨버터를 제안한다. 이는 두 개의 하프 브리지 구조를 결합하여 1차측에 클램핑 다이오드와 플라잉 커패시터를 제거한 구조이다. 이 컨버터는 정류기 다이오드의 전압 스트레스를 낮추고 절반의 환류전류를 제거했다는 장점을 갖고 있지만 경부하에서 영전압 스위칭이 되지 않는다는 단점이 있다.

이 논문에서는 정류기 회로에 결합 인덕터를 적용한 새로운 3레벨 컨버터를 제안한다. 제안하는 컨버터는 2차측 회로에서만 환류 전류가 흐르도록 하여 1차측에 환류전류가 없는 구조이고, 정류기 다이오드의 전압 링잉을 줄여 낮은 전압 스트레스를 가진다. 따라서 컨버터의 도통손실을 줄일 수 있다. 또한 전부하에서 영전압 스위칭이 가능해 스위칭 손실을 줄일 수 있다는 장점이 있다.

2. 제안회로의 동작 분석

그림 2는 제안하는 컨버터의 회로를 나타내고 있다. 제안하는 컨버터는 2차측 회로에 결합 인덕터와 2개의 다이오드를 사용한 구조이다. 스위치 Q1과 Q2는 서로 상보적으로 스위칭 동작을 하고 스위치 Q3와 Q4 또한 180도의 위상차를 가지며 서로 상보적으로 스위칭 동작을 한다. 그림 3은 제안하는 컨버터의 동작 파형을 나타낸다. 두 개의 하프 사이클은 동일하기 때문에 하나의 동작만 설명한다.

모드 1 [t0~t1] : 모드 1 동안 스위치 Q1과 Q3가 켜져 있다. 이 모드동안 파워가 1차측에서 2차측으로 넘어간다. 출력전류




그림 2. 제안하는 3레벨 컨버터




그림 3. 제안하는 3레벨 컨버터의 동작 파형

이오드 D_{R3} 를 통해 흐르고, 결합 인덕터로 전류가 흐르기 때문에 다이오드 D_{R4} 를 통해서도 전류가 흐른다. 다이오드 D_4 로 흐르는 전류는 커패시터 C_{o2} 의 current sec balance를 맞출 수 있게 흐른다.

모드 2 [$t_1 \sim t_2$] : 모드 2 동안 스위치 Q_1 은 꺼지고 스위치 Q_2 는 켜진다. 이 모드동안 스위치 Q_2 의 영전압 스위칭이 달성된다. 처음에는 기생 인덕터 에너지가 영전압 스위칭을 돕지만 기생 인덕터 전류가 자화 인덕터 전류와 같아진 이후부터는 자화 인덕터 에너지 또한 영전압 스위칭을 돕기 때문에 스위치 Q_1 과 Q_4 에 비해 비교적 쉽게 영전압 스위칭을 달성할 수 있다.

모드 3 [$t_2 \sim t_3$] : 모드 3동안 스위치 Q_2 와 Q_3 가 켜져 있다. 이 모드동안 정류기 회로에서 환류전류가 흐르는 동작을 하게 된다. 환류전류가 결합 인덕터와 다이오드 D_{R3} 를 통해 흐르기 때문에 정류기 회로에서만 흐르게 되고 1차측으로 환류전류가 넘어가지 않게 된다.

모드 4 [$t_3 \sim t_4$] : 모드 4동안 스위치 Q_3 가 꺼지고 스위치 Q_4 가 켜진다. 이 모드동안 스위치 Q_4 의 영전압 스위칭이 달성된다. 기생 인덕터의 에너지로 영전압 스위칭을 돕기 때문에 스위치 Q_2 와 Q_3 에 비해 영전압 스위칭을 달성하기 어렵다.

3. 제안회로의 특징 분석

3. 1. DC 전압 이득

듀티 사이클 손실을 무시했을 때 컨버터의 전압 이득은 출력 인덕터의 voltage sec balance식을 통해 구할 수 있다. 제안하는 컨버터의 출력 인덕터에 걸리는 평균 전압, $V_{Lo,avg}$ 은 다음과 같다.

$$V_{Lo,avg} = \left(\frac{V_{in}}{2n} - V_o \right) DT_s + \left(-\frac{n_c}{1+n_c} V_o \right) \frac{(1-2D)T_s}{2} = 0 \quad (1)$$

이 때 V_o 은 출력전압, n 은 트랜스포머의 턴비, D 는 스위치 Q_1 과 Q_4 의 듀티비, T_s 는 스위칭 주기 그리고 n_c 는 결합 인덕터의 턴비이다.

따라서 제안하는 컨버터의 전압이득, M_{prop} 은 아래와 같이 구할 수 있다.

$$M_{prop} = \frac{1+2Dn_c}{2n(1+n_c)} \quad (2)$$

제안하는 컨버터의 전압 이득은 n_c 가 작아짐에 따라 커진다. 앞서 구한 방식과 같은 방식으로 [7]에서 제안한 컨버터의 전압 이득, M_{conv} 을 구해보면 아래와 같고 이는 그림 4에 나타나 있다.

$$M_{conv} = \frac{D(3-2D)}{2n} \quad (3)$$




그림 4. 듀티에 따른 전압 이득

3. 2. 정류기 다이오드의 전압 스트레스

일반적으로 출력 인덕터가 있는 형태의 컨버터는 기생 인덕터와 정류기 다이오드의 기생 커패시터간의 공진으로 인해 정류기 다이오드에 큰 전압 오실레이션이 존재한다. Q_1 과 Q_3 가 켜졌을 때 D_{R2} 와 D_{R4} 를 따라 전류가 흐른다. 정류단 회로가 센터 탭 형태를 가지기 때문에 D_{R1} 에 걸리는 전압, V_{DR1} 은 D_{R3} 에 걸리는 전압 V_{DR3} 에 비해 2배의 값을 가진다. 정류기 다이오드의 기생 커패시턴스를 C_D , 그리고 2차측 기생 인덕턴스를 $L_{kg,c}$ 라고 했을 때 $V_{DR1}(t)$ 와 $V_{DR2}(t)$ 는 다음과 같이 표현된다.

$$V_{DR1}(t) = 2(V_o + n_c V_{o2} \cos(\omega_c t)), \quad (4)$$

$$V_{DR3}(t) = V_o + n_c V_{o2} \cos(\omega_c t), \quad (5)$$

여기서 $\omega_c = (L_{kg,c} C_D)^{-1/2}$ 이다.

Q_2 과 Q_3 가 켜졌을 때 D_{R3} 를 따라 전류가 흐른다. D_{R4} 에 걸리는 전압, V_{DR4} 은 다음과 같이 표현된다.

$$v_{DR4}(t) = V_{o2} + \frac{V_{o1}}{n_c + 1} \cos(\omega_c t) \quad (6)$$

다이오드의 리버스 리커버리 현상을 무시했을 때 D_{R1} 과 D_{R2} 에 걸리는 최대 전압은 $(2V_{in}/n - 2V_o)$ 이고 D_{R3} 에 걸리는 최대 전압은 $(V_{in}/n - V_o)$ 이고 D_{R4} 에 걸리는 최대 전압은 $((n_c - 1)V_{in}/(2n_c(n_c+1)) + V_o/n_c)$ 이다. 마찬가지로 방법으로 [7]에서 제안한 컨버터의 정류기의 다이오드에 걸리는 최대 전압을 구할 수 있다. D_{R1} 과 D_{R4} 에 걸리는 최대 전압은 $(2V_{in}/n - AV_{in}/8n)$ 이고 D_{R2} 와 D_{R3} 에 걸리는 최대 전압은 $(2V_{in}/n - AV_{in}/4n)$ 이고 이 때 $A = (3 - 9 - 16nV_o/V_{in})^{1/2}$.

3. 3. 영전압 스위칭 조건

제안하는 컨버터의 leading 스위치는 기생 인덕터 에너지와 자화 인덕터 에너지가 모두 영전압 스위칭을 돕기 때문에 쉽게 영전압 스위칭을 달성할 수 있다. 하지만 lagging 스위치는 기생 인덕터 에너지로 영전압 스위칭을 달성하기 때문에 충분한 피크 자화 인덕터 전류가 요구된다. 따라서 영전압 스위칭을 달성하기 위한 조건은 다음과 같다.

$$\frac{1}{2}(L_{lkg1} + L_{lkg2})I_{Lm,peak}^2 \geq C_{oss} \left(\frac{V_{in}}{2} \right)^2 \frac{1}{2D+1}, \quad (7)$$

여기서 L_{lkg1} 은 T_{r1} 의 기생 인덕턴스이고 L_{lkg2} 는 T_{r2} 의 기생 인덕턴스이고 $I_{Lm,peak}$ 는 피크 자화 인덕터 전류이고 C_{oss} 는 1차 측 스위치의 기생 캐패시턴스이다.

(7)을 이용하여 전부하에서 영전압 스위칭을 달성하기 위한 자화 인덕턴스의 조건을 구해보면 다음과 같다.

$$L_m \leq \sqrt{\frac{(L_{lkg1} + L_{lkg2})(2D+1) D(1-D)}{2C_{oss} 2f_s}}, \quad (8)$$

여기서 L_m 은 자화 인덕턴스이고 f_s 는 스위칭 주파수이다.

4. 실험 결과

그림 5는 50% 부하 조건에서 제안한 컨버터의 실험 파형을 나타내고 있다. 그림의 기생인덕터 전류를 보면 알 수 있듯이 환류모드동안 1차측에 환류 전류가 흐르지 않는다는 것을 확인할 수 있다. 그림 6은 제안한 컨버터와 [7]에서 제안한 컨버터의 효율을 나타내고 있다. 제안한 컨버터가 전부하에서 모두 효율이 높은 것을 확인할 수 있다. 경부하에서는 제안한 컨버터만 영전압 스위칭을 달성할 수 있어 낮은 스위칭 손실로 인해 높은 효율을 달성한다. 중부하에서는 1차측 회로의 환류전류를 제거하여 1차측 도통 손실을 줄이고 낮은 전압 스트레스를 갖는 정류기 다이오드를 사용하여 정류단 회로의 도통 손실을 감소시켜 높은 효율을 얻는다. 따라서 제안한 컨버터가 모든 부하 조건에서 [7]에서 제안한 컨버터에 비해 높은 효율을 달성할 수 있다.




그림 5. 제안한 컨버터의 실험 파형




그림 6. 제안한 컨버터와 기존 컨버터의 효율 비교

5. 결론

본 논문에서는 전부하에서 영전압 스위칭을 달성하고 정류기 다이오드의 전압 스트레스를 낮출 수 있는 새로운 3레벨 컨버터를 제시하였다. 제안하는 컨버터는 영전압 스위칭 동작으로 경부하에서 높은 효율을 가지고 정류기 회로와 일차측 회로의 낮은 도통 손실로 인해 중부하에서 높은 효율을 얻을 수 있다. 따라서 제안하는 컨버터는 높은 입력전압을 갖는 어플리케이션에서 높은 효율을 얻을 수 있을 것이라 기대된다.

이 논문은 한국전력 전력연구원의 지원을 받아 수행되었습니다.

참고 문헌

- [1] T. C. Lim, B. W. Williams, S. J. Finney, and P. R. Palmer, "Series connected IGBTs using active voltage control technique," *IEEE Trans. Power Electron.*, vol. 28, no. 8, pp. 4083–4103, Aug. 2013.
- [2] D. Sha, K. Deng, and X. Liao, "Duty cycle exchanging control for input series output series connected two PS FB DC DC converters," *IEEE Trans. Power Electron.*, vol. 27, no. 3, pp. 1490–1501, Mar. 2012.
- [3] J. R. Pinheiro and I. Barbi, "The three level ZVS PWM DC to DC converter," *IEEE Trans. Power Electron.*, vol. 8, no. 4, pp. 486–492, Oct. 1993.
- [4] X. B. Ruan, D. Y. Xu, L. Q. Zhou, B. L. Li, and Q. H. Chen, "Zero voltage switching PWM three level converter with two clamping diodes," *IEEE Trans. Ind. Electron.*, vol. 49, no. 4, pp. 790–799, Aug. 2002.
- [5] Y. Shi and X. Yang, "Wide load range ZVS three level dc dc converter: Four primary switches, capacitor clamped, two secondary switches, and smaller output filter volume," *IEEE Trans. Power Electron.*, vol. 31, no. 5, pp. 3431–3443, May 2016.
- [6] F. X. Liu, J. J. Yan, and X. B. Ruan, "Zero voltage and zero current switching PWM combined three level DC/DC converter," *IEEE Trans. Ind. Electron.*, vol. 57, no. 5, pp. 1644–1654, May 2010.
- [7] Z. Guo, K. Sun, and L. Zhang, "Analysis and Evaluation of Dual Half Bridge Cascaded Three Level DC DC Converter for Reducing Circulating Current Loss," *IEEE J. Emerg. Sel. Topics Power Electron.*, vol. 5, no. 1, pp. 351–362, Mar. 2017.