Design and implementation of BLDC motor drive logic using SVPWM method with FPGA

FPGA를 활용한 SVPWM방식의 정현파 BLDC 모터 구동 로직 설계 및 구현

This paper shows the Design and implementation of sinusoidal BLDC motor drive logic using SVPWM method with FPGA. Sinusoidal BLDC motor driver logic consists of sine-wave PWM generator, dead-time and lead angle control logic. PWM generator logic is designed using SVPWM method for increase of 15.5% linear domain than general sine-wave PWM. This logic is verified and implemented using Spartan-6 FPGA Board. Test results show that THD(Total Harmonic Distortion) of motor-driving current is 19.2% and rotor position resolution is 1.6 degree.

본 논문에서는 FPGA를 활용하여 SVPWM (Space Vector Pulse Width Modulation)방식의 정현파 BLDC 모터 구동 로직을 설계 및 구현하였다. Hall sensor를 이용한 BLDC 모터 구동 회로는 정현파 PWM 생성회로, 데드타임 회로 및 리드 앵글 생성 회로 등으로 구성 된다. 특히 PWM 생성 회로는 SVPWM방식을 이용하여 기존 정현파 PWM 대비 선형구간이 15.5% 증가된다. 설계한 회로는 VHDL을 이용하여 모의실험 하였으며 Xilinx Spartan-6 FPGA보드를 통하여 회로의 동작 및 성능을 검증하였다. 검증 결과 모터구동 전류의 THD (Total Harmonic Distortion)은 19.32% 로 기존 정현파 구동 회로 대비 우수한 특성을 보였으며 회전자 분해능은 $1.6^{\circ}$로 정밀 제어가 가능함을 확인하였다.